Univerza v LjubljaniFakulteta za elektrotehniko

RACUNALNISKO VODENJE PROCESOVstudijsko gradivo za visokosolski strokovni program

Gasper Music

s prispevki Draga Matka, Boruta Zupancica in Sasa Blazica

Februar 2003

Kazalo

2 Industrijski zancni regulatorji 12.1 Zgradba industrijskih zancnih regulatorjev . . . . . . . . . . . . . 32.2 Funkcije zancnih regulatorjev . . . . . . . . . . . . . . . . . . . . 5

2.2.1 Osnovni bloki . . . . . . . . . . . . . . . . . . . . . . . . 62.2.2 Kompleksni bloki . . . . . . . . . . . . . . . . . . . . . . 72.2.3 Regulacijski bloki . . . . . . . . . . . . . . . . . . . . . 7

2.3 Izvedba PID-regulacije . . . . . . . . . . . . . . . . . . . . . . . 102.3.1 PID-regulacija . . . . . . . . . . . . . . . . . . . . . . . 102.3.2 Vezave clenov PID . . . . . . . . . . . . . . . . . . . . . 112.3.3 Racunalniska izvedba . . . . . . . . . . . . . . . . . . . . 142.3.4 Hitrostni PID-regulator . . . . . . . . . . . . . . . . . . . 192.3.5 Stopenjske izvedbe PID-regulatorja . . . . . . . . . . . . 21

2.4 Prakticni problemi pri delovanju regulatorjev . . . . . . . . . . . 232.4.1 Filtriranje vhodnih signalov . . . . . . . . . . . . . . . . 232.4.2 Preklop rocno-avtomatsko . . . . . . . . . . . . . . . . . 262.4.3 Integralski pobeg in ustrezna zascita . . . . . . . . . . . . 27

2.5 Konfiguriranje in parametriranje . . . . . . . . . . . . . . . . . . 302.5.1 Samodejno parametriranje industrijskih regulatorjev . . . 32

2.6 Regulator SIPART DR24 . . . . . . . . . . . . . . . . . . . . . . 382.6.1 SIPROM DR24 . . . . . . . . . . . . . . . . . . . . . . . 44

Poglavje 2

Industrijski zancni regulatorji

Regulacija procesnih velicin je ena od osnovnih in najpogosteje uporabljanih funk-cij v sistemih vodenja. Za izvedbo regulacije so zato na voljo ustrezne naprave, kijih lahko z manjsimi prilagoditvami uporabimo za regulacijo poljubnih velicin. Vsodobnih racunalnisko vodenih industrijskih sistemih se v ta namen uporabljajoprocesni racunalniki, programirljivi logicni krmilniki ter industrijski zancni regu-latorji. Samostojni zancni regulatorji se uporabljajo predvsem tam, kjer se zahtevavelika zanesljivost, enostaven prikaz signalov v regulacijski zanki in moznost hi-trega posredovanja operaterja ter je prisotno le manjse stevilo regulacijskih zank.

V preteklosti so bili za izvedbo regulacije pogosto uporabljeni mehanski, hi-dravlicni in pnevmatski principi. Morda najbolj znan je Wattov centrifugalni re-gulator, ki deluje povsem mehansko. Vec desetletij so se za prenos informacij vmerilnih in regulacijskih sistemih uporabljali pnevmatski signali. Zaradi sirokeuporabe pnevmatike v industriji so se razvili univerzalni pnevmatski regulatorji,ki so bili po funkciji sorodni danasnjim zancnim regulatorjem.

Elektricni signali so do danes v veliki meri nadomestili pnevmatske signale.To velja za prenos signalov (standard 0-20 mA oz. 4-20 mA enosmernega to-kovnega signala, digitalne komunikacijske povezave), se v vecji meri pa za nji-hovo obdelavo. Vecina regulatorjev v industrijski praksi je tako danes elektricnih.Regulacijske funkcije so pri starejsih regulatorjih realizirane z analognimi elek-tronskimi vezji. Ti regulatorji imajo celno plosco, ki je funkcionalno ekvivalen-tna celni plosci pnevmatskih regulatorjev in je grajena po normativih, ki jih jepriporocil NAMUR (Normenarbeits-gemeinschaft fur Meß- und Regeltechnik inder Chemischen Industrie – delovna skupnost za normative v merilno-regulacijskitehniki v kemicni industriji). Celna plosca vsebuje naslednje znacilne enote zakomunikacijo posluzevalnega osebja s procesom: kot informacija o stanju pro-cesa sluzi prikaz referencne in regulirane velicine (navpicna skala) ter prikaz re-gulirne velicine (vodoravna skala), za posluzevanje procesa pa preklopnik rocno-avtomatsko ter enota za nastavitev referencne oz. krmilne velicine. Elementi za

1

konfiguracijo regulatorja in nastavitev njegovih parametrov so namesceni na stran-ski plosci in dosegljivi le, ce regulator izvlecemo iz krmilne omare ali kontrolneplosce, v katero je obicajno vgrajen.

V sodobnejsih sistemih se vecinoma uporabljajo digitalni mikroprocesorskopodprti regulatorji, kjer so regulacijske funkcije realizirane v obliki regulacij-skega algoritma, ki ga izvaja ustrezen racunalniski program. Pnevmatski regu-latorji so se ohranili ponekod tam, kjer je v ospredju eksplozijska varnost ali pa jepomembna korozijska odpornost, npr. v kemijskih procesih, medtem ko so se ana-logni elektronski regulatorji ohranili ponekod, kjer je pomembna predvsem hitrostdelovanja, npr. v hitrih servo-pogonih. Z razvojem ekpolozijsko varnih izvedb inhitrih mikroprocesorjev pa digitalni regulatorji prodirajo tudi na ta podrocja.

Digitalni zancni regulatorji se locijo od analognih predvsem po nacinu interneobdelave signalov. Digitalni regulatorji obdelujejo signale s pomocjo enega alivecih mikroprocesorjev, medtem ko je prenos informacij do procesa in nazaj vmnogih primerih se vedno analogen. Taksni regulatorji so prvotno predstavljalile cenovno in zmogljivostno alternativo analognim regulatorjem, z razvojem digi-talne tehnike pa so postali zelo zmogljivi. Tako vsebujejo stevilne dodatne funk-cije, npr. podporo za samoparametriranje in samonastavljanje parametrov, izva-jajo nadzor merjenih vrednosti in odkrivanje napak, omogocajo komunikacijskopovezavo z nadrejenimi racunalniki itd. Celna plosca digitalnih zancnih regulator-jev (slika 2.1) se v osnovi podreja priporocilu NAMUR, le da so analogne kazalcezamenjale svetlece diode (LED), gumbe za nastavljanje referencne oz. krmilnevrednosti pa tipke (gor-dol, oz. vecje-manjse).

V primeru na sliki 2.1 spodnji svetleci diodi stolpnih prikazovalnikov oznacu-jeta, da je regulator vkljucen. Na digitalnem prikazovalniku je obicajno izpisanavrednost procesne spremenljivke, v odvisnosti od tipk in uporabljenih funkcij-skih blokov pa lahko tudi vrednost referencne tocke ali cesa drugega (to dolocimopri konfiguraciji regulatorja – ta pripomba se nanasa tudi na vse nadaljnje navedbeprikazovanja cesa drugega). Vodoravni rumeni 10 segmentni stolpni prikazovalnikobicajno prikazuje vrednost izhoda regulatorja v %, lahko pa tudi kaj drugega. Ru-meni svetleci diodi z oznakama �Loop1� in �Loop2� oznacujeta stevilko zanke,katere podatki so trenutno prikazani na prikazovalnikih. Rdeca navpicna stolpnaprikazovalnika (PV in SP) s po 101 segmentom prikazujeta vrednost procesnespremenljivke in referencne tocke v %, lahko pa prikazujeta tudi kaj drugega.

Na prikazani celni plosci se nahajajo tudi naslednje tipke:

• �M� – S pritiskom tipke �M� izberemo rocni nacin delovanja (manual). Vrocnem nacinu delovanja lahko ob drzanju tipke �M� in hkratnem pritiska-nju tipk s puscicami spreminjamo vrednost izhoda regulatorja.

• �A� – S tipko �A� izberemo avtomatski nacin delovanja (auto).

2

6 3 8 2 i n t e l l i g e n t l o o p p r o c e s s o rL o o p 2L o o p 1

p r o c e s sv a r i a b l e

o u t p u t

R A 2

1S P MP V % S P

+ 6 3 8 21 0 0

0

4 0

2 0

6 0

8 0

P R I K L J U È E K Z A R O È N I T E R M I N A L

6 . T I P K E R E G U L A T O R J A

3 . V O D O R A V N I R U M E N I S E G M E N T N I P R I K A Z O V A L N I K V R E D N O S T I I Z H O D A R E G U L A T O R J A

2 . D I G I T A L N I P R I K A Z O V A L N I K

4 . I N D I K A T O R J A P R I K A Z A N E Z A N K E

1 . S P O D N J I S V E T L E È I D I O D I O Z N A È U J E T A , D A J E R E G U L A T O R V K L J U È E N

5 . S T O L P N A P R I K A Z O V A L N I K A V R E D N O S T I R E F E R E N È N E T O È K E I N P R O C E S N E S P R E M E N L J I V K E

Slika 2.1: Celna plosca industrijskega zancnega regulatorja

• �R� – S tipko �R� izberemo regulacijo razmerja (ratio) ali nacin delovanjaz zunanjo referencno tocko.

• �SP� – Ob pritisku tipke �SP� se na digitalnem prikazovalniku izpise vre-dnost referencne tocke. Ce tipko drzimo, lahko s hkratnim pritiskanjem tipks puscicami spreminjamo vrednost referencne tocke.

• Regulator omogoca vodenje dveh regulacijskih zank. S tipkami s puscicamilahko tudi izbiramo, katera zanka bo predstavljena na prikazovalnikih, kadarrocni terminal ni prikljucen.

Novejse digitalne zancne regulatorje je sicer mozno konfigurirati in parame-trirati s pomocjo tipk, vendar se v ta namen priporoca uporaba nadrejenih racuna-lnikov. V ta namen se najpogosteje uporablja osebni racunalnik (PC), ki je zregulatorjem povezan po serijskem komunikacijskem vodilu.

2.1 Zgradba industrijskih zancnih regulatorjevKer je na danasnji stopnji razvoja prenos informacij k reguliranemu procesu innazaj v veliki meri se vedno analogen, so potrebne enote za analogno-digitalno

3

in digitalno-analogno pretvorbo. Poleg le-teh vsebujejo tovrstni regulatorji se bi-narne (�digitalne�) vhode in izhode, serijski komunikacijski vmesnik, enega alivec mikroprocesorjev z baterijsko podprtim delovnim pomnilnikom tipa RAM, terdodatnimi pomnilniki tipa ROM, EPROM ali EEPROM, enoto za prikaz signalovin posege operaterja ter napajalno enoto. Slika 2.2 prikazuje zgradbo znacilnegaindustrijskega zancnega regulatorja.

A N A L O G N II Z H O D I

A N A L O G N IV H O D I

A N A L O G N I V / I

C H 1C H 2C H 3C H 4C H 5C H 6C H 7C H 8

C H 1C H 2C H 3C H 4

0 - 1 0 V0 - 1 0 V A L I 2 - 1 0 V

A N A L O G N II Z H O D I

0 - 1 0 V A L I 1 - 5 VA N A L O G N IV H O D I , K I J I H L A H K O P R O G R A M S K OI Z B I R A M O

D I G I T A L N IV H O D I N O T R A N J A

S T I K A L A

8

1 6

D I G I T A L N I V / I

U P O R A B N I � K IP R O G R A M I( E E P R O M )

P R O G R A M S K IB L O K I( R O M )

B A T E R I J A

M I K R O -P R O C E S O R

N A D Z O RV / I E N O T

U . A . R . T .

+ 6 3 8 2K R M I L N IV H O D I

G O N I L N I K IP R I K A Z O -V A L N I K O V

T I P K E

RS P

AM

8 K A N A L N I D I G I T A L N I I Z H O D ( 0 - 1 5 V )

8 K A N A L N ID I G I T A L N I V H O D ( 0 - 1 5 V )

8

K O N E K T O RN A P R E D N J IP L O � È I

S E R I J S K O K O M U N I K A C I J S K O V O D I L O R S 4 2 2

44

P O M N I L N I K

C E N T R A L N A P R O C E S N A E N O T A

P R I K A Z O V A L N I K I

8 R O È N IP R O G R A M I R N IT E R M I N A L

NOTR

ANJE

NASL

OVNO

, NAD

ZORN

O IN D

VOSM

ERNO

PODA

TKOV

NO VO

DILO

D I G I T A L N II Z H O D I

I Z O L A T O RI Z H O D A

+-

I Z O L I R A NI Z H O D4 - 2 0 A L I 0 - 2 0 m A

R A È U N A L N I K Z AP R O G R A M I R A N J E

V H O D N OP R O C E S I R A N J E

È E L N A P L O � È A

P A R A M E T R I( R A M )

Slika 2.2: Blokovna shema znacilnega industrijskega zancnega regulatorja

4

Programska zgradba digitalnih zancnih regulatorjev je dokaj razlicna. Cenejsiin manj zmogljivi regulatorji imajo fiksno strukturo, ki obicajno temelji na stan-dardnem PID-algoritmu. To strukturo je mozno le v manjsi meri dopolnjevatiali spreminjati, tako da vkljucujemo ali izkljucujemo nekatere pomozne funkcije,npr.: filtriranje vhodnih signalov, linearizacijo signalov, korekcijske enacbe zapretvorbo signalov ipd. Poleg tega je seveda mozno nastavljati tudi razlicne pa-rametre, v ospredju so parametri proporcionalnega, integrirnega in diferencirnegaclena regulatorja.

Zmogljivejsi regulatorji omogocajo dokaj poljubne strukture, ki so sestavljeneiz predprogramiranih blokov. Proces dolocanja strukture regulatorja imenujemokonfiguriranje; proces dolocanja vrednosti njegovih parametrov pa parametrira-nje. Predprogramirani bloki se nahajajo v pomnilniku ROM ali EPROM, aktualnakonfiguracija in vrednosti parametrov pa v EEPROM oz. v baterijsko podprtempomnilniku RAM. Parametri regulatorja morajo biti seveda spremenljivi, pa tudicelotna struktura ne sme biti dolocena enkrat za vedno.

2.2 Funkcije zancnih regulatorjevOmenili smo ze, da je programska zgradba digitalnih zancnih regulatorjev zelorazlicna. V tem delu bomo obravnavali predvem regulatorje z veliko svobodo prikonfiguriranju; tovrstne regulatorje proizvajalci imenujejo s kaksnim bolj zvene-cim imenom kot npr. �prosto-programirljivi regulator�, �multifunkcijska enota� ali�inteligentni zancni procesor�.

Regulacijski algoritem konfiguriramo (sestavljamo) iz posameznih blokov, kijih izbiramo iz nabora, ki je lasten vsakemu regulatorju. Bloki so tovarnisko pred-programirani deli programa, katerih vhodni in izhodni podatki so urejeni tako,da jih lahko enostavno povezujemo med seboj. Bloke lahko razdelimo glede nafunkcijo v vec znacilnih skupin:

• vhodno-izhodni bloki,

• aritmeticni bloki,

• logicni bloki,

• regulacijski bloki,

• primerjalni in preklopni bloki,

• casovni bloki.

Poleg razlicnih funkcij, ki jih izvajajo, pa se posamezni bloki razlikujejo tudipo nacinu uporabe. Locimo predvsem

5

• enostavne bloke, ki jih uporabljamo dokaj poljubno in

• kompleksnejse bloke, pri katerih uporabi smo omejeni.

Delitev glede na funkcijo je jasna, delitev glede na nacin uporabe pa je po-vezana s tem, ali blok zahteva pomnjenje (npr. stanj) ali ne. Bloki, ki zahtevajopomnjenje, potrebujejo za svoje izvajanje kos delovnega pomnilnika, v kateremhranijo podatke. Ker je delovni pomnilnik regulatorja obicajno zelo majhen, je zavsak tovrstni blok vnaprej doloceno, kolikokrat ga lahko uporabimo v programu.

Enostavni bloki, ki ne potrebujejo pomnjenja, uporabljajo le tisti del pomnil-nika, v katerem so zapisane povezave med bloki. Zato jih lahko uporabimoveckrat, omejeno pa je skupno stevilo uporabljenih blokov.

Znacilne vrste blokov bomo na kratko obravnavali v nadaljevanju.

2.2.1 Osnovni blokiPrvo skupino osnovnih blokov tvorijo artitmeticni bloki, s katerimi izvajamo osno-vne aritmeticne operacije: sestevanje, odstevanje, mnozenje, deljenje, potencira-nje, korenjenje, logaritem, trigonometricne funkcije, absolutna vrednost ipd. Stemi funkcijami lahko izvajamo razlicne pretvorbe in skaliranja signalov.

V drugo skupino blokov bi lahko uvrstili logicne funkcije, kot npr.: AND, OR,negacija, NAND, NOR, XOR, pomnilne celice, stevci. S temi funkcijami lahko iz-vaja industrijski zancni regulator tudi enostavne naloge logicnega in sekvencnegavodenja. V primerjavi z logicnimi krmilniki pa je skupno stevilo blokov obicajnobistveno bolj omejeno, manjse pa je tudi stevilo binarnih vhodno-izhodnih signa-lov regulatorja. To omejuje uporabo logicnih funkcij regulatorja na zelo enostavnakrmilja in predvsem na pomozno logiko, s katero npr. obdelujemo logicne signaletipk na celni plosci.

Naslednja skupina znacilnih blokov vkljucuje nelinearnosti, primerjalne inpreklopne bloke npr.: maksimum ali minimum dveh vrednosti, omejilnik, kom-parator, mrtva cona, preklopno stikalo. Z nekaterimi primerjalnimi bloki pre-tvarjamo analogne signale v binarne, s preklopnimi pa lahko glede na vrednostbinarnega signala spreminjamo vrednost analognega. Pomembno je poudariti, daso pravzaprav vsi signali znotraj programa regulatorja digitalni. Z analognimibomo v programu oznacevali tiste, ki zavzamejo poljubno vrednost (v okviru na-tancnosti racunanja) v nekem intervalu, z binarnim ali logicnimi signali pa bomooznacevali tiste, ki lahko zavzamejo le dve vrednosti (0, 1).

Tudi preklopne bloke pogosto uporabljamo v povezavi s signali nadzorne plo-sce, s tipko npr. lahko izbiramo, vrednost katerega signala se bo izpisovala naprikazovalniku.

V zadnjo skupino osnovnih blokov uvstimo casovne funkcije, ki omogocajoprogramiranje zakasnitev in casovno prozenih operacij v programu regulatorja.

6

2.2.2 Kompleksni blokiMed kompleksne bloke lahko uvrstimo razlicne korekcijske in linearizacijske blo-ke. Linearizacijski bloki lahko izvajajo linearno ali polinomsko linearizacijo mer-jenega signala. Funkcijsko odvisnost podamo po tockah, za znacilne senzorje, kotso npr. termocleni, pa so ustrezne funkcijske odvisnosti pogosto programirane zetovarnisko. Korekcijski bloki opravljajo podobno nalogo z izracunavanjem enacb,ki temelje na fizikalnih odvisnostih med signali in velicinami, ki se pri regulacijiprocesov pogosto pojavljajo. Primer je enacba, s katero izracunamo pretok plinaiz meritve diferencialnega tlaka v cevi.

Zelo pomembna skupina kompleksnih blokov so dinamicni bloki za obdelavosignalov, med njimi najdemo razlicne oblike digitalnih filtrov, znacilne prenosnefunkcije (clen 1. reda, prehitevalno-zakasnilni clen ipd.), cisti zakasnilni clen,integrator, diferenciator in druge. S temi bloki lahko sestavimo najrazlicnejseregulacijske sheme, vecinoma pa se uporabljajo kot dodatek k ze vgrajenim regu-lacijskim blokom zancnega regulatorja.

Med kompleksne bloke uvrscamo tudi kompleksnejse logicno-casovne opera-cije, znacilni predstavnik je programatorski blok, ki spreminja vrednost razlicnihsignalov po vnaprej programiranem casovnem poteku.

Poleg teh sodijo med kompleksne bloke tudi vhodno-izhodni bloki ter blokiza povezavo s tipkami in prikazovalniki celne plosce. Med kompleksne bloke jihuvrsca predvsem dejstvo, da smo pri njihovi uporabi omejeni s stevilom, saj v pro-gramu lahko uporabimo le toliksno stevilo teh blokov, kot je stevilo pripadajocihperifernih enot regulatorja.

2.2.3 Regulacijski blokiPosebna skupina kompleksnih blokov so regulacijski bloki, ki jih obravnavamoloceno, ker so za samo delovanje regulacije najpomembnejsi.

Stopenjski regulacijski bloki

Enostavnejsi regulatorji imajo vgrajeno stopenjsko regulacijo, ki je lahko dvo- alitro-polozajna. Dvopolozajni regulator preklaplja regulirno velicino med dvemavrednostima, npr. 0 in UMAX oziroma �izkljuceno� in �vkljuceno�, glede narazliko med zeleno vrednostjo in izmerjenim izhodom procesa. Da ne pride doprepogostih preklopov, vpeljemo histerezo h, kar je razvidno iz znacilne karakte-ristike tovrstnega regulatorja na sliki 2.3. Vklop regulirne velicine (u = UMAKS)nastopi pri nekoliko pozitivnem pogresku (y < r), izklop (u = 0) pa pri nekolikonegativnem pogresku, to je takrat, ko regulirana velicina nekoliko preseze zelenovredost (y > r).

7

e

u

0

hU M A K S

v k l o pi z k l o pSlika 2.3: Staticna karakteristika dvopolozajnega regulatorja

Zaradi preklopov regulirne velicine med 0 in UMAKS bo regulirana velicinanihala okrog zelene vrednosti in se ne bo nikoli ustalila. Nihanje je odvisno odsirine histereze in dinamicnih lastnosti reguliranega procesa. Ce zmanjsamo hi-sterezo, zmanjsamo tudi amplitudo nihanja, vendar ob tem povecamo pogostnostpreklapljanja, kar lahko povzroci hitro izrabo preklopnih elementov. Zaradi tegase nihanju ne moremo povsem izogniti. Kljub slabsi kvaliteti regulacije zaradinihanja regulirane velicine se dvopolozajni princip regulacije siroko uporablja,predvsem tam, kjer enostavnost in cenejsa izvedba odtehtata nekoliko slabso kva-liteto. Primer je regulacije temperature v zgradbah, hisnih napravah ipd.

V povezavi z elektro-motornimi pogoni se pogosto uporablja tropolozajnaregulacija. Znacilno staticno karakteristiko tropolozajnega regulatorja prikazujeslika 2.4. Regulirna velicina lahko zavzame tri vrednosti, in sicer −UMAKS, 0 in+UMAKS. Pri tem u = UMAKS predstavlja npr. vrtenje motorja v desno, u = 0

e

u

0 h 1

- U M A K Sv k l o pU M A K S

i z k l o pU M A K Sh 1

U M A K S

Slika 2.4: Staticna karakteristika tropolozajnega regulatorja

8

mirovanje in u = −UMAKS vrtenje motorja v levo.Vklop regulirne velicine v pozitivni smeri (u = UMAKS) nastopi pri vecjem po-

zitivnem pogresku (y < r− h1), izklop (u = 0) pa pri nekoliko manjsem pozitiv-nem pogresku. Vklop regulirne velicine v negativni smeri (u = −UMAKS) nastopipri dovolj velikem negativnem pogresku (y > r + h1), izklop pa tedaj, ko se po-gresek po absolutni vrednosti nekoliko zmanjsa. Tudi v tem primeru reguliranavelicina niha okrog zelene vrednosti, regulator pa odlikuje enostavnost izvedbe.

Ce znotraj mikroprocesorskega zancnega regulatorja uporabljamo stopenjskoregulacijo, potem na izhodu ne potrebujemo D/A pretvornika, temvec lahko upo-rabimo binarni izhod, ki ga povezemo z dvostanjskim aktuatorjem. V primerutropolozajnega regulatorja potrebujemo dva taksna izhoda.

Zvezni regulacijski bloki

Boljso kvaliteto regulacije dobimo z uporabo zvezno delujocih regulatorjev. Ce-prav je pri mikroprocesorskih zancnih regulatorjih izvedba regulacije vselej di-gitalna, je regulacijski algoritem zasnovan tako, da posnema delovanje zveznegaregulatorja. Industrijski zancni regulatorji obicajno izvajajo neko obliko proporci-onalno-intergrirno-diferencirne regulacije oziroma PID-regulacije, ki jo podrob-neje obravnavamo v nadaljevanju.

Kljub enotni zasnovi pa se izvedbe regulacijskih blokov pri razlicnih proi-zvajalcih zancnih regulatorjev precej razlikujejo med seboj. Te razlike nastopajozlasti pri:

• Vhodnih signalih bloka: Generiranje referencne vrednosti je lahko izve-deno znotraj bloka in vanj pripeljemo le regulirno velicino, ali pa moramotudi referencno velicino pripeljati kot vhodni signal. Pri drugih izvedbahna vhod bloka pripeljemo pogresek, lahko pa imamo locene vhode propor-cionalnega, integrirnega in diferencirnega dela in je nacin vezave clenovregulatorja prepuscen programerju.

• Izhodnih signalih bloka: Izhod je lahko zvezen ali pa pulzen. Regulacijskibloki z zveznim izhodom omogocajo zvezno nastavljanje regulirne velicinev dolocenem obmocju in omogocajo najboljso kvaliteto regulacije. Regu-lacijski bloki s pulznim izhodom so prirejeni za povezavo s stopenjsko de-lujocimi aktuatorji in delujejo navzven podobno kot stopenjski regulatorji.Kvaliteta regulacije pa je boljsa kot pri stopenjskih regulatorjih, ker PID re-gulator s pulznim izhodom ne preklaplja pri vnaprej dolocenih vrednostihpogreska, ampak uposteva tudi preteklo dogajanje in pa odvod pogreska.Pri izhodu v obliki dvosmernih pulzov vodimo izhodni signal regulatorjana integrirni izvrsilni clen (podobno kot pri tropolozajni regulaciji), polozaj

9

izvrsilnega clena pa vodimo nazaj v regulirni blok. Ce polozaj izvrsilnegaclena ni merljiv, mora regulator interno ocenjevati polozaj izvrsilnega clena.

• Izvedbi algoritma: Ta je lahko dokaj razlicna glede na to ali gre za sledilneregulacije, regulacijo konstantne vrednosti ali regulacijo razmerja. Pravtako so zelo razlicno izvedeni preklop rocno-avtomatsko (brez udara), terzascita pred integralskim pobegom.

2.3 Izvedba PID-regulacijeV tem razdelku obravnavamo nekatere znacilnosti izvedbe PID-regulacije v indu-strijskih zancnih regulatorjih.

2.3.1 PID-regulacijaProporcionalno-integrirno-diferencirni regulator ali krajse PID-regulator je skupajz razlicnimi izpeljankami dalec najpogostejsi princip zvezne regulacije v industrij-ski praksi.

Izhod PID-regulatorja je sestavljen iz utezenih prispevkov proporcionalnega,integrirnega in diferencirnega clena. V osnovni obliki ga opisuje enacba

u(t) = KPe(t)+KI

∫ t

0e(τ)dτ+KD

de(t)dt

=

= KP

(

e(t)+1TI

∫ t

0e(τ)dτ+TD

de(t)dt

)

(2.1)

KI =KP

TIKD = KPTD

Pri tem je vhod regulatorja pogresek e(t), ki ga definiramo kot razliko med zelenoin dejansko vrednostjo regulirane velicine.

e(t) = r(t)− y(t) (2.2)

Iz enacbe (2.1) lahko izpeljemo prenosno funkcijo PID-regulatorja, ki ima obliko

GPID(s) =U(s)E(s)

= KP

(

1+1

TIs+TDs

)

(2.3)

Konstante KP, TI in TD, ki dolocajo utezi posameznih prispevkov, so parametriregulatorja. Od nastavitve teh parametrov je odvisno, kako dobro bo regulatoropravljal nalogo pri danem procesu. Ceprav se PID-regulatorji siroko uporabljajo,

10

je prav slaba nastavitev parametrov tista, ki mnogokrat povzroci, da so rezultatislabsi od pricakovanih.

V enacbah (2.1) in (2.3) smo predpostavili idealni diferenciator (recemo mutudi clen D0), ki ga prakticno ne moremo izvesti. Namesto tega obicajno upora-bimo clen D1, katerega prenosna funkcija je

GD1(s) =TD

TDN s+1

(2.4)

Parameter N obicajno nastavimo na vrednost med 5 in 20.Z ustreznimi nastavitvami lahko dobimo tudi poenostavljen znacaj regulatorja,

na primer P-, PI- ali PD-regulator. V industriji se pogosto uporablja PI, meddrugim tudi zato, ker je dva parametra laze uglasiti kot tri.

Ce uporabljamo regulator brez I-clena (P ali PD), moramo regulirni veliciniu(t) dodati enosmerno komponento U00:

u(t) = KP

(

e(t)+TDde(t)

dt

)

+U00 (2.5)

Ce zelimo, da bo regulator vzdrzeval zeleno vrednost procesne velicine, mora bitiv splosnem v ustaljenem stanju u(t) 6= 0, medtem ko naj bi bil pogresek tedaj enaknic: e(t) = 0, prav tako pa je v ustaljenem stanju enak nic tudi odvod pogreska.Pravilna vrednost u(t) v ustaljenem stanju je pri P- ali PD-regulatorju mozna le,ce nastavimo U00 enak vrednosti regulirne velicine, ki je potrebna za vzdrzevanjedelovne tocke procesa. S tem se lahko izognemo pogresku v ustaljenem stanju,vendar pa nastavitev velja le v eni delovni tocki.

Nastavitev U00 je praviloma za vsako delovno tocko drugacna, potrebno pa bijo bilo spremeniti tudi v primeru kakrsnih koli motenj ali sprememb v procesu.Ce uporabljamo tudi I-clen, se izhod integratorja samodejno prilagaja toliko casa,dokler pogresek ni enak 0, nastavljanje U00 zato tedaj ni potrebno. I-clen odpravljapogresek v ustaljenem stanju.

2.3.2 Vezave clenov PIDPri konkretnih izvedbah PID-regulatorjev se velikokrat uporabljajo manjse modi-fikacije osnovne oblike, kakrsno definira enacba (2.1). Vezavo P-, I- in D-clenapri osnovni ali, kot ji tudi pravimo, standardni obliki PID-regulatorja prikazujeslika 2.5.

Problem standardne vezave pri stevilnih prakticnih aplikacijah je v odzivuD-clena na skocne spremembe pogreska, do katerih pride pri stopnicasti spre-membi zelene vrednosti. Na taksno spremembo se D clen odzove s (teoreticno)neskoncnim impulzom. V prakticnih izvedbah je odziv D clena sicer koncen, a

11

PID-

r e u

ySlika 2.5: Standardna vezava clenov PID-regulatorja

kljub temu povzroci hitro in veliko spremembo regulirnega signala. To lahko pre-tirano obremeni izvrsni sistem, ki se ob pogostih spremembah zelene vrednostilahko prej izrabi ali celo pokvari. Pri nekaterih procesih si taksne hitre spremembecelo v nobenem primeru ne moremo privosciti zaradi varnostnih razlogov.

Modifikacije standardne vezave

V primerih, ko ne zelimo velikih in hitrih sprememb regulirne velicine ob spre-membi reference, uporabimo namesto standardne vezave PID t.i. vezavo PI-D,ki jo prikazuje slika 2.6. Ker je pogresek vezan le na P- in I-clen, D-clen ne bohipoma reagiral na spremembo reference, temvec sele na s tem povzroceno spre-membo regulirane velicine. Ob tem bo deloval celo zaviralno, zato je odziv regu-lacijskega sistema z vezavo PI-D na spremembo reference bistveno pocasnejsi kotpri standardni vezavi, dosegli pa smo znatno manjso obremenitev izvrsnih clenov.Pac pa je odziv na motnje v procesu v obeh primerih enak, saj le-te potujejo doD-clena po enaki poti kot prej. V industriji je pogosto v ospredju prav regulacij-sko delovanje, torej odpravljanje motenj, zato se tam vezava PI-D zelo pogostouporablja.

Kljub zmanjsanju skokov regulirne velicine ob spremembah reference z ve-zavo PI-D teh skokov nismo povsem odpravili. Tudi P-clen se na skocno spre-

PID-

r e u

y-

Slika 2.6: Vezava PI-D

12

PI

-r e u

y-

D

Slika 2.7: Vezava I-PD

membo pogreska namrec odzove s hitro spremembo izhodnega signala. Ce sezelimo omenjenim skokom povsem izogniti, uporabimo vezavo I-PD, ki jo pri-kazuje slika 2.7. Ker je pogresek vezan le se na I-clen, bo regulirna velicina obspremembah reference zvezno narascala ali padala, odziv na motnje v procesu paostaja enak. Vezava I-PD se najpocasneje odziva na spremembe reference, ob tempa najmanj obremenjuje izvrsni sistem. Mozne so tudi vmesne razlicice vezav, prikaterih na P in D clen pripeljemo le del spremembe zelene vrednosti.

Klasicna vezava

Poleg obravnavanih modifikacij najdemo v industrijskih zancnih regulatorjih tudidrugo vezavo, ki izvira iz razvoja zgodnjih regulatorjev. To je t.i. klasicna ve-zava, ki se je uporabljala pri pnevmatskih in analognih elektronskih regulatorjihzaradi enostavnejse izvedbe. Prikazuje jo slika 2.8. Vidimo, da gre pri tej vezavipravzaprav za zaporedno vezavo PD- in PI-regulatorja. Zaradi zaporedne vezavese spremeni vpliv parametrov regulatorja, ki jih je potrebno pri klasicni vezavinastaviti drugace kot pri standardni.

-r e

y

P uD I

Slika 2.8: Klasicna vezava

13

Zapisimo prenosno funkcijo PID-regulatorja s klasicno vezavo:

G′PID(s) = K′

P

(

1+1

T ′I s

)

(

1+T ′Ds)

(2.6)

Parametri K′P, T ′

I in T ′D so s parametri standardne vezave KP, TI in TD povezani

preko enacb

KP = K′P

T ′I +T ′

DT ′

ITI = T ′

I +T ′D TD =

T ′I T ′

DT ′

I +T ′D

(2.7)

Vecina pravil, po katerih nastavljamo parametre regulatorjev, je prilagojena stan-dardni vezavi. Ce naletimo na regulator s klasicno vezavo, moramo parametrepreracunati v obratni smeri. To storimo po naslednjih enacbah

K′P =

KP

2

(

1+

√

1− 4TD

TI

)

T ′I =

TI

2

(

1+

√

1− 4TD

TI

)

(2.8)

T ′D =

TI

2

(

1−√

1− 4TD

TI

)

Pretvorba je mozna le, ce je izpolnjen pogoj TI ≥ 4TD. Opazimo lahko tudi, dase parametri standardne in klasicne vezave ne razlikujejo, ce uporabimo le PI-regulator. To je razvidno tudi iz slik 2.5 in 2.8 in enacb (2.3) in (2.6).

Pomembno se je zavedati dejstva, da imajo lahko razlicni industrijski zancniregulatorji razlicne vezave clenov P, I in D. To je potrebno upostevati pri nasta-vljanju parametrov regulatorja. Pri zamenjavi obstojecega regulatorja z novim jepotrebno biti na to pozoren in po potrebi spremeniti parametre.

2.3.3 Racunalniska izvedbaV mikroprocesorskih zancnih regulatorjih je PID-regulacija izvedena z ustreznimracunalniskim programom. Taksen regulator ne deluje zvezno, temvec obdelujecasovno in amplitudno vzorcene signale. Natancnost vzorcenja signalov po am-plitudi je odvisna od locljivosti analogno-digitalne (A/D) pretvorbe. Ta je izbranatako, da je pogresek zaradi kvantizacije dovolj majhen in ga lahko zanemarimo.Predpostavljamo torej, da digitalni signal lahko zavzame poljubno vrednost. Pacpa moramo upostevati casovno vzorcenje signalov.

14

Vzorceni signali

Proces digitalne obdelave analognega signala ponazorimo s sliko 2.9. Analo-gni signal y najprej vzorcimo z vzorcevalnim vezjem. To vezje odcita vrednostvhodnega analognega signala v dolocenem trenutku in jo na izhodu zadrzi to-liko casa, da se izvede A/D pretvorba. Vzorcevalno vezje je obicajno zdruzenoz A/D pretvornikom v eni enoti. A/D pretvornik zapise digitalni ekvivalent vre-dnosti vhodnega signala v pomnilni register, od koder to vrednost lahko preberemikroprocesor, ki izvaja racunalniski program. V programu se izvaja algoritem,ki iz vhodne vrednosti yd izracunava izhodno vrednost ud . Rezultat se zapise v po-mnilni register D/A pretvornika, ki digitalno vrednost pretvori v ustrezno vrednostanalognega signala. Sledi se zadrzevalno vezje, ki zadrzuje konstantno vrednostanalognega signala do trenutka, ko se na izhodu D/A pretvornika pojavi novaanalogna vrednost. Tudi med D/A pretvornikom in pripadajocim pomnilnim regi-strom imamo opravka z vzorcenjem, saj se digitalna vrednost odcita v dolocenemtrenutku in pretvori v analogno.

Digitalni signali so definirani le v diskretnih casovnih trenutkih. Obe vzorce-valni vezji (pred A/D in D/A pretvornikom) ne delujeta sinhrono, ampak so tre-nutki vzorcenja premaknjeni za cas TR, kolikor traja A/D pretvorba in obdelavapodatkov v racunalniku. Ce je cas pretvorbe in cas racunanja dovolj majhen vprimerjavi z intervali med zaporednimi vzorci, potem lahko cas TR zanemarimo inprivzamemo, da se nova vrednost u na izhodu pojavi v istem trenutku, kot sistemodcita vrednost y na vhodu.

Analogne signale obicajno vzorcimo periodicno s frekvenco vzorcenja 1/T0,kjer je T0 t.i. cas vzorcenja. Ob zgornjih predpostavkah lahko vzorcenje vhodnegaanalognega signala in rekonstrukcijo analognega signala na izhodu digitalnega

A / D D . R . D / A H

k T 0 k T 0 + T R

y y d u d u

y

t

y d

k

u d

k

u

tSlika 2.9: Blokovna shema digitalne obdelave signalov

15

sistema opisemo z enacbama

y(k) = y(t)∣

∣

∣

t=kT0(2.9)

inu(t) = u(k)

∣

∣

∣

t=kT0+τ, 0 ≤ τ < T0 (2.10)

Enacba (2.10) pove, da postane vrednost u(t) enaka u(k) ob vsakem trenutkukT0, nato pa ostaja enaka do naslednjega trenutka vzorcenja. Algoritem v digi-talnem racunalniku operira z vzorcenimi vrednostmi signalov y(k) in u(k). Konacrtujemo algoritem, lahko uporabljamo tudi pretekle vrednosti, saj jih lahkoracunalnik shranjuje v pomnilnik. Pri racunanju imamo torej v trenutku t = kT0 navoljo vrednosti y(0), y(1), . . ., y(k−1), y(k) ter u(0), u(1), . . ., u(k−1), racunamopa vrednost signala u(k).

V nadaljevanju bomo obravnavali postopek, po katerem lahko iz danih podat-kov racunamo u(k) tako, da bo ucinek digitalnega regulatorja na proces podoben,kot ce bi na proces prikljucili zvezno delujoc PID-regulator.

Racunalniska izvedba PID-regulatorja

Zapisimo se enkrat enacbo zveznega PID-regulatorja

u(t) = KP

(

e(t)+1TI

∫ t

0e(τ)dτ+TD

de(t)dt

)

(2.11)

Vhod regulatorja je pogresek e(t), ki je definiran kot razlika med zeleno in dejan-sko vrednostjo regulirane velicine: e(t) = r(t)− y(t).

Ce imamo opravka z vzorcenimi signali, bo vhod v regulacijski algoritemvzorcena vrednost pogreska:

e(k) = r(k)− y(k) (2.12)

Zeleno vrednost ali referenco r(k) nastavlja operater najpogosteje preko tipk nacelni plosci regulatorja, zato je ze po naravi digitalna vrednost. Lahko bi jo pri-peljali v regulator tudi kot zunanji analogni signal, ki bi ga potem vzorcili napodoben nacin kot regulirano velicino y(t).

V racunalniskem algoritmu lahko izvajamo operacije mnozenja in sestevanja,ne moremo pa izvajati integriranja in odvajanja signalov. Potrebujemo ustreznenumericne priblizke, ki jih izracunamo iz vzorcenih vrednosti signalov.

Doloceni integral pogreska po casu do trenutka t = kT0 je enak ploscini, ki jokrivulja pogreska oklepa z abscisno osjo (slika 2.10). Ker ne poznamo natancnegapoteka pogreska temvec le vrednosti v trenutkih vzorcenja, lahko to ploscino le

16

i

e

k0 1 k - 1

e ( k )e ( k - 1 )

e ( 0 ) P k

Slika 2.10: Priblizek integrala pogreska

priblizno izracunamo. Najenostavnejsi priblizek dobimo, ce v vsakem intervaluvzorcenja izracunamo ploscino pravokotnika, ki ima visino enako vzorceni vre-dnosti pogreska in sirino enako intervalu vzorcenja T0, ter te ploscine sestejemo. Vtrenutku t = kT0 lahko za visino pravokotnika vzamemo trenutno vrednost e(k) alipreteklo vrednost e(k−1). Dobljena priblizka se razlikujeta in vodita k nekolikorazlicnim enacbam regulacijskega algoritma. V nadaljnji obravnavi bomo privzelipriblizek, pri katerem upostevamo preteklo vrednost pogreska e(k− 1). Ploscinav k-tem intervalu vzorcenja je torej Pk = T0e(k − 1). Ce sestejemo ploscine povseh intervalih od trenutka t = 0 do t = kT0, dobimo priblizek

∫ t

0e(τ)dτ

∣

∣

∣

∣

∣

t=kT0

≈k

∑i=1

T0e(i−1) = T0

k

∑i=1

e(i−1) (2.13)

Odvod pogreska aproksimiramo z diferencnim kvocientom ∆e(t)/∆t (slika 2.11).

e

k0 k - 1

e ( k )e ( k - 1 )T 0 e ( k ) - e ( k - 1 )

Slika 2.11: Priblizek odvoda pogreska

Ce upostevamo ∆e(t) = e(k)− e(k−1) in ∆t = T0 dobimo priblizek

de(t)dt

∣

∣

∣

∣

∣

t=kT0

≈ e(k)− e(k−1)

T0(2.14)

Ob upostevanju priblizkov (2.13) in (2.14) lahko zapisemo enacbo (2.11) vdiskretizirani obliki:

17

u(k) = KP

(

e(k)+T0

TI

k

∑i=1

e(i−1)+TD

T0(e(k)− e(k−1))

)

(2.15)

Dobili smo enacbo, ki predstavlja t.i. nerekurzivno obliko regulacijskega al-goritma PID. Ce zelimo izracunati trenutno vrednost u(k), moramo upostevatisedanjo in vse pretekle vrednosti signala pogreska.

Ker pretekle vrednosti signala potrebujemo predvsem za izracun vsote, kipredstavlja priblizek vrednosti integrala pogreska, je smiselna poenostavitev, prikateri si vrednost vsote v tekocem koraku zapomnimo in v naslednjih korakih do-dajamo le nove clene. Vsota je vsebovana tudi v rezultatu u(k). Zato dobimopodoben ucinek, ce si namesto vsote vzorcev signala pogreska zapomnimo karpreteklo vrednost u(k−1). Zapisimo enacbo (2.15) za trenutek (k−1)T0:

u(k−1) = KP

(

e(k−1)+T0

TI

k−1

∑i=1

e(i−1)+TD

T0(e(k−1)− e(k−2))

)

(2.16)

in odstejmo enacbo (2.16) od enacbe (2.15). Dobimo

u(k)−u(k−1)= KP

(

e(k)− e(k−1)+T0

TIe(k−1)+

TD

T0(e(k)−2e(k−1)+ e(k−2))

)

(2.17)Od vsote ∑k

i=1 e(i − 1) je ostal le zadnji clen, saj se vsi preostali iznicijo priodstevanju enacb. Po preureditvi dobimo enacbo

u(k) = u(k−1)+q0e(k)+q1e(k−1)+q2e(k−2) (2.18)

kjer smo vpeljali koeficiente

q0 = KP

(

1+TD

T0

)

q1 = −KP

(

1+2TD

T0− T0

TI

)

(2.19)

q2 = KPTD

T0

Enacba (2.18) predstavlja t.i. rekurzivno obliko regulacijskega algoritma PID.Ce zelimo izracunati trenutno vrednost u(k), moramo upostevati sedanjo in dvepretekli vrednosti signala pogreska ter preteklo vrednost regulirne velicine.

Enacbo (2.18) je zelo enostavno pretvoriti v racunalniski program, del taksnegaprograma prikazuje slika 2.12. Prva od prikazanih vrstic izracuna u(k) po enacbi

18

...u := u1 + q0*e + q1*e1 + q2*e2;u1 := u;e2 := e1;e1 := e;...

Slika 2.12: Programska izvedba rekurzivne enacbe PID-algoritma

(2.18) ob predpostavki, da je v spremenljivki u1 shranjena pretekla vrednost re-gulirne velicine, v spremenljivkah e1 in e2 pa vrednosti pogreska v zadnjih dvehkorakih. Preostale tri vrstice shranijo vrednosti signalov, ki jih bomo potrebovaliv naslednjem koraku, to je trenutno vrednost regulirne velicine, vrednost pogreskav preteklem koraku in trenutno vrednost pogreska.

Programske vrstice, prikazane na sliki 2.12, morajo biti vkljucene v program-sko zanko, katere izvajanje mora biti usklajeno s taktom vzorcenja T0. V taksnizanki se morajo izvajati naslednji koraki:

1. vzorcenje izhoda procesa (regulirane velicine), primerjava z zeleno vredno-stjo in izracun signala pogreska,

2. izracun regulirnega signala,

3. prenos regulirnega signala na izhod regulatorja,

4. cakanje na nov trenutek vzorcenja in zatem vrnitev na korak 1.

Osnovo za izracun regulirnega signala predstavlja enacba (2.18) in pripadajoceprogramske vrstice na sliki 2.12. V realnih izvedbah pa pogosto uporabljamose modifikacije osnovne vezave PID, ki smo jih obravnavali v tem podpoglavju,upostevati pa moramo se nekatere prakticne vidike izvedbe, ki jih obravnavamo vnaslednjem podpoglavju.

2.3.4 Hitrostni PID-regulatorRegulatorji tipa PID, ki smo jih spoznali doslej, se imenujejo tudi pozicijski PID-regulatorji, ker dajejo na izhodu informacijo o potrebni velikosti regulirnega si-gnala u(t). V nekaterih primerih je bolj naravno, ce je izhod regulacijskega algo-ritma informacija o hitrosti spreminjanja regulirnega signala du(t)

dt . Taksna izvedbaregulatorja se imenuje hitrostni PID-regulator. Kadar je taksen regulator realiziranv obliki racunalniskega algoritma, mu pravimo tudi inkrementalni algoritem.

19

Hitrostni PID-regulatorji so uporabni predvsem v povezavi z elektromotornognanimi izvrsnimi cleni. Elektromotor v taksnem izvrsnem clenu deluje kot in-tegrator, ki iz podane hitrosti spreminjanja izracunava pravo vrednost regulirnevelicine. Prednost taksne izvedbe je tudi ta, da se enostavno izognemo tezavamz integralskim pobegom in tezavam pri preklopu med rocnim in avtomatskimrezimom delovanja.

Nekoliko pazljivosti je potrebno pri izvedbi hitrostnega algoritma, ce zelimo,da bo ta deloval v cistem proporcionalnem ali proporcionalno-diferencirnem naci-nu (P ali PD). Ce podajamo le spremembo regulirnega signala, namrec izgubimoinformacijo o stacionarni vrednosti, s katero v delovni tocki kompenziramo po-gresek v ustaljenem stanju. Da tudi v tem primeru zagotovimo primerno vrednostregulirnega signala v delovni tocki, uporabljamo nekoliko spremenjeno obliko, kibo opisana v nadaljevanju.

Racunalniska izvedba hitrostnega PID-regulatorja

Osnovno obliko hitrostnega PID-algoritma izpeljemo iz enacb (2.15) in (2.16), ceupostevamo, da mora algoritem kot rezultat dajati spremembo regulirne velicinev enem intervalu vzorcenja:

∆u(k) = u(k)−u(k−1) (2.20)

Da bo rezultat preglednejsi, loceno zapisimo prispevke P, I in D clena:

∆u(k) = ∆uP(k)+∆uI(k)+∆uD(k) (2.21)

in izrazimo njihove prirastke v enem intervalu vzorcenja.

∆uP(k) = uP(k)−uP(k−1) =

= KP(e(k)− e(k−1)) (2.22)∆uI(k) = uI(k)−uI(k−1) =

= KPT0

TI

(

k

∑i=1

e(i−1)−k−1

∑i=1

e(i−1)

)

=

= KPT0

TIe(k−1) (2.23)

∆uD(k) = uD(k)−uD(k−1) =

= KPTD

T0

(

(e(k)− e(k−1))− (e(k−1)− e(k−2)))

=

= KPTD

T0

(

e(k)−2e(k−1)+ e(k−2))

(2.24)

20

Ce dobljene izraze sestejemo ter primerjamo z enacbo (2.18) in enacbami ko-eficientov (2.19), lahko razberemo, da velja

∆u(k) = q0e(k)+q1e(k−1)+q2e(k−2) (2.25)

kar je pricakovan rezultat, saj bi lahko izpeljali enacbo hitrostnega PID-regulatorjatudi neposredno iz enacbe (2.18), ce bi clen u(k−1) prenesli na levo stran.

Omenili smo ze, da je v industrijskih regulatorjih pogosta izvedba regulacij-skega algoritma v obliki PI-D regulatorja. V tem primeru preide enacba (2.24)v

∆uD(k) = −KPTD

T0

(

y(k)−2y(k−1)+ y(k−2))

(2.26)

Izvedba hitrostnega P regulatorja

Ce zelimo, da bi hitrostni regulator deloval v cistem proporcionalnem ali proporci-onalno-diferencirnem nacinu (P ali PD), moramo enacbe nekoliko spremeniti.

V primeru, da bi hitrostni P regulator izvedli direktno po enacbi (2.22), bi na-mrec ne imeli nobene moznosti vkljucitve vrednosti regulirnega signala v delovnitocki (enacba (2.5)). Zato postopamo na naslednji nacin. Se vedno izhajamo iz

∆uP(k) = KP(e(k)− e(k−1)) = KPe(k)−KPe(k−1) (2.27)

vendar upostevamo delovno tocko, podobno kot v enacbi (2.5):

uP(k−1) = KPe(k−1)+U00 (2.28)

Odtod izrazimoKPe(k−1) = uP(k−1)−U00 (2.29)

in izraz vstavimo v (2.27). Tako dobimo spremenjeno enacbo hitrostnega P regu-latorja

∆uP(k) = KPe(k)−u(k−1)+U00 (2.30)

kjer lahko s parametrom U00 zagotovimo, da sistem v delovni tocki (in brez pri-sotnosti motenj) ne bo imel pogreska v ustaljenem stanju.

2.3.5 Stopenjske izvedbe PID-regulatorjaCe zelimo PID-regulator uporabiti v povezavi s stopenjsko delujocim izvrsilnimsistemom, je potrebno izracunano vrednost regulirne velicine pretvoriti v zapo-redje pulzov, ki bodo v procesu povzrocili spremembo, primerljivo z vrednostjoregulirne velicine.

21

t

u ( t )

0

2 5 %7 5 %1 0 0 % 5 0 %

t

u p ( t )

0

1 0 0 %

T c

T p

Slika 2.13: Princip pulzno-sirinske modulacije

V primeru dvostanjskega aktuatorja izvedemo pulzno-sirinsko modulacijo, kijo ilustrira slika 2.13. Amplitudo regulirnega signala pretvorimo v sirino pulzov,s katerimi krmilimo dvostanjski aktuator. Izracun sirine pulzov se izvaja peri-odicno s periodo Tc. Ce z umin in umax oznacimo amplitudo regulirne velicine, kiji ustreza izkljuceno oziroma vkljuceno stanje aktuatorja, ter poskrbimo, da re-gulirna velicina u(t) ostaja v teh mejah, potem sirino Tp pulza, ki bo generiran vtrenutku t, izracunamo kot

Tp =u(t)−umin

umax −umin·Tc (2.31)

V primeru trostanjskega aktuatorja ima le ta obicajno dva binarna vhoda. Ceje s taksnim aktuatorjem povezan motor, potem aktiviranje enega vhoda povrocivrtenje motorja v levo, aktiviranje drugega pa vrtenje v desno. Motor najveckratpoganja nek koncni izvrsni clen, npr. ventil, ki uravnava pretok tekocine.

Potrebno je generirati dva niza pulzov, pulzi na enem binarnem vhodu pov-zrocajo narascanje, pulzi na drugem pa upadanje regulirane velicine. V tem pri-meru mora biti sirina pulzov sorazmerna spremembam vrednosti regulirne velicine,ki jih izracunava PID-algoritem. Predstavljamo si, da aktuator skupaj z motorjemintegrira te spremembe in tako dobimo dejansko regulirno velicino, ki vpliva naproces (slika 2.14.)

Ce zelimo, da bo dejanska regulirna velicina ua enaka izracunani, mora bitinjun prirastek v casu trajanja ene racunske periode enak:

∆ua = ua(t +Tc)−ua(t) =1Tr

∫ t+Tp

tdt =

Tp

Tr

22

P I D 1e D u u aT r s

+ 1- 1

1

Slika 2.14: Tropolozajni aktuator v povezavi motorjem

∆u = u(t +Tc)−u(t) (2.32)

∆ua = ∆u ⇒ Tp = |∆uTr|

Ce poznamo spremembo izracunane regulirne velicine v casu Tc, lahko izracunamosirino pulza. Absolutna vrednost v enacbi nastopa zato, ker je trajanje pulza ve-dno pozitivno, ne glede na predznak spremembe. Od predznaka spremembe pa jeodvisno, ali naj se pulz pojavi na prvem ali na drugem binarnem vhodu aktuatorja.Parameter Tr je parameter izvrsnega sistema, ki pove, v koliksnem casu se koncniizvrsni clen premakne iz lege, ki ustreza 0% regulirne velicine do lege, ki ustreza100% regulirne velicine.

Zaradi zascite izvrsnih elementov obicajno definiramo tudi najkrajsi dopustenpresledek med dvema pulzoma. To je se posebej pomembno pri spremembi smeri,ko mora biti cas med dvema pulzoma dovolj velik, da se motor ustavi, preden sepricne vrteti v nasprotno smer. Poleg tega je smiselno definirati tudi najkrajsi castrajanja pulza, ki mora biti dovolj velik, da se motor sploh premakne.

Podobno kot pri hitrostnem PID je integrator postavljen izven regulacijskegaalgoritma, zato na tak nacin lahko izvedemo le PI- in PID-regulacijo. Ce bi zeleliizvesti P- ali PD-regulacijo, potrebujemo informacijo o pravem ua, kar pomeni,da je ta signal potrebno meriti in ga preko dodatnega analognega vhoda prikljucitina regulator.

2.4 Prakticni problemi pri delovanju regulatorjevPoleg obravnavanih nacinov izvedbe regulacijskih algoritmov v industrijskih re-gulatorjih se srecujemo se z nekaterimi postopki, ki odpravljajo znacilne problemepri prakticni uporabi regulatorjev.

2.4.1 Filtriranje vhodnih signalovKvaliteto regulacije lahko izboljsamo z uporabo primernih filtrov, s katerimi ob-delamo signale na vhodu regulatorja. Pri tem uporabljamo tako analogno kotdigitalno filtriranje.

23

x t1( )

t

x t2( )

t

Slika 2.15: Vzorcenje signala s prenizko frekvenco

Analogno filtriranje vhodnih signalov

Naloga analognega filtriranja je predvsem omejevanje frekvencne sirine vhodnihsignalov. V teoriji vzorcenja je poznan Shannonov teorem (teorem o vzorcenju)),ki pravi, da je pri vzorcenju signala, ki vsebuje le frekvence med 0 in F , signal po-polnoma dolocen, ce ga vzorcimo s frekvenco fs = 2F . Vzorcenje s to frekvencoje potrebno in zadostno za to, da poznamo natancen potek signala.

Frekvencni spekter vzorcenega signala je periodicen s periodo fs in simetricenglede na frekvenco 0. Ce vzorcimo s prenizko frekvenco, se ponavljajoci se vzorciosnovnega spektra zacnejo prekrivati. V praksi to pomeni, da se v frekvencnempodrocju med 0 in fs/2 (to je podrocje, ki ustreza zahtevam teorema o vzorcenju)pricne pojavljati tudi vpliv frekvenc izven tega podocja. Lahko se zgodi, da vvzorcenem signalu navidez nastopa neka frekvenca, ki je v resnici dalec izvenopazovanega frekvencnega podrocja.

Ilustrirajmo ta pojav z enostavnim primerom. Privzemimo, da vzorcimo signalfrekvence 1 Hz, ki je moten s signalom 50 Hz pol manjse amplitude:

x1(t) = sin(2πt)+0.5sin(100πt)

Ce vzorcimo signal s frekvenco 16 Hz, ki je prenizka (morala bi biti najmanj 100Hz), so razmere taksne, kot jih prikazuje levi del slike 2.15. Povsem enak vzorcensignal bi dobili tudi v primeru, ce bi bila frekvenca motilnega signala 2 Hz (desnidel slike 2.15):

x2(t) = sin(2πt)+0.5sin(4πt)

Pravimo, da se je frekvenca 50 Hz �preslikala� v frekvenco 2 Hz. Do te preslli-kave je prislo zato, ker je frekvenca 50 Hz ravno 2 Hz odmaknjena od najblizjegamnogokratnika frekvence vzorcenja (3 ·16 Hz = 48 Hz).

Z opazovanjem vzorcenega signala ne moremo ugotoviti, da gre dejansko zamotnjo 50 Hz, zato je rezultat vzorcenja zavajajoc.

24

Problem omilimo, ce z nizkim filtrom omejimo frekvencno sirino signala pre-den ga vzorcimo. Rezultat je tem boljsi, cimbolj idealna je karakteristika filtra.Vendar pa ze preprost filter znatno izboljsa razmere. Na sliki 2.16 je prikazan

x t( )

t

Slika 2.16: Vzorcenje filtriranega signala

signal, ki ga dobimo po filtriranju z Butterworthovim filtrom 2. reda z mejnofrekvenco 5 Hz (ωm = 2π fm = 31.4):

G f (s) =ω2

m

s2 +√

2ωms+ω2m

V vzorcenem signalu motenj skoraj ni opaziti, opazna pa je zakasnitev signala, kijo povzroca filter.

Pogosto je dovolj, ce za analogno filtriranje uporabimo kar filter 1. reda vobliki RC clena, ki ga vezemo pred A/D pretvornik.

Digitalno filtriranje signalov v regulacijski zanki

Motilni signali seveda nastopajo tudi v podrocju frekvenc znotraj intervala, ki gadoloca teorem vzorcenja. Te lahko oslabimo s primerno oblikovanimi digitalnimifiltri. Pogosto se v ta namen uporabljajo kar digitalni ekvivalenti analognih filtrov,mozne pa so tudi posebne digitalne izvedbe, npr. filtri, ki se samodejno prilagajajonivoju suma.

Izlocanje suma v vhodnem signalu je pomembno pri uporabi D-clena, saj namta ojacuje visoke frekvence. Ceprav ima vecina procesov nizkopasovni znacajin visokofrekvencne motnje na vhodu v proces le malo vplivajo na reguliranovelicino, pa z njimi po nepotrebnem obremenjujemo izvrsni sistem.

25

2.4.2 Preklop rocno-avtomatskoIndustrijski regulator obicajno vodi proces le v okolici delovne tocke. Pri zagonu,zaustavitvi ali vecji spremembi delovne tocke je obicajno, da operater preklopina rocno vodenje in vodi proces preko tipk na celni plosci regulatorja. Rocnovodenje pomeni, da operater neposredno vpliva na izhod regulatorja (regulirnovelicino), ki nato preko izvrsnega sistema vpliva na proces. Ko so razmere v pro-cesu primerne (npr. dosezena blizina delovne tocke), operater preklopi regulatornazaj v avtomatski nacin delovanja. Regulator tedaj pricne samodejno uravnavatiregulirno velicino glede na odstopanje od zelene vrednosti.

Pri preklopu iz rocnega v avtomatski nacin delovanja lahko pride do velikehipne spremembe regulirne velicine, saj se lahko regulirna velicina, ki jo izracunaregulacijski algoritem po preklopu, znatno razlikuje od regulirne velicine, ki jo jenastavil operater. Taksna hipna sprememba, ki ji pravimo tudi udar, obicajno nidopustna, saj pretirano obremeni izvrsni sistem. Poleg tega lahko nastali prehodnipojav vsaj zacasno celo oddalji proces iz v rocnem rezimu nastavljene blizinedelovne tocke, namesto da bi se proces delovni tocki (zeleni vrednosti) dokoncnopriblizal.

Sodobni industrijski regulatorji omogocajo preklop med rocnim in avtomat-skim rezimom brez udara, kar pomeni, da se regulirna velicina pri preklopu splohne spremeni ali pa je sprememba regulirne velicine dovolj majhna, da ne pov-zroca problematicnih prehodnih pojavov. Ko je regulator v avtomatskem rezimu,mora sistem za rocno nastavljanje slediti vrednosti regulirne velicine, tako da obpreklopu proces ne bo cutil spremembe. Podobno mora med rocnim vodenjemregulacijski algoritem slediti vrednosti regulirne velicine, ki jo nastavlja operater.Osnovno idejo ponazarja slika 2.17, kjer oznaka A ponazarja polozaj preklopni-kov v avtomatskem, oznaka R pa v rocnem rezimu.

Preklop na sliki 2.17 bo brez udara le, ce zagotovimo, da je izhod osnovnegaregulacijskega algoritma (blok GR(s)) v trenutku preklopa enak nic. To ni vselejenostavno zagotoviti. Ce regulator vsebuje I clen, je stanje integratorja obicajnorazlicno od nic. Izhod bo zato razlicen od nic celo pri nicelnem pogresku. Priracunalniskih izvedbah stanje integratorja lahko programsko postavimo na 0 v tre-nutku preklopa, kar odpravi omenjeno tezavo. Ostane pa problem pri nenicelnempogresku, saj vselej, ko pogresek e(t) ni enak 0, regulacijski algoritem to poskusapopraviti in je zato njegov izhod tedaj razlicen od 0.

Obstajajo stevilne bolj izpopolnjene izvedbe, eno od enostavnejsih pa prika-zuje slika 2.18. V avtomatskem nacinu je integrirni znacaj regulatorja realizirantako, da izhod regulatorja (regulirna velicina) preko prenosne funkcije 1. redavpliva nazaj na vhod regulatorja. Zvezna prenosna funkcija regulatorja je:

U(s)E(s)

= Kp1

1− 1TIs+1

= KP

(

1+1

TIs

)

(2.33)

26

e ( t ) R

AR

A

A R

G ( s )Ru ( t ) + U 0 0

0 0U

Slika 2.17: Enostavna izvedba brezudarnega preklopa rocno - avtomatsko

U o o

e ( t )R

Au ( t )

RA

1T s + 1I

K P

Slika 2.18: Enostavna izvedba brezudarnega preklopa rocno - avtomatsko

kar je enako enacbi (2.3), ce v njej postavimo TD = 0. Gre torej za PI-regulator.V rocnem nacinu je vrednost regulirne velicine, ki jo nastavlja operater, speljanapreko iste prenosne funkcije prvega reda. Ob preklopu je stanje integratorja zatoze postavljeno na pravo vrednost. Da bo preklop popolnoma brez udara, moraoperater preklopiti pri pogresku 0, sicer se regulirna velicina spremeni zaradi delo-vanja P-clena. Tudi ce pogresek ni povsem enak nic, pa obicajno udar ni kriticen,ce le operater pazi, da preklaplja pri dovolj majhnem pogresku.

Izvedba preklopa rocno-avtomatsko je bila zapletena predvsem pri starejsihindustrijskih regulatorjih, ki so bili izvedeni analogno. Racunalniska izvedbaomogoca preprosto spreminjanje kateregakoli stanja v regulacijskem algoritmuv trenutku preklopa in s tem razlicne moznosti za izvedbo brezudarnega preklopa.

2.4.3 Integralski pobeg in ustrezna zascitaV vsakem realnem izvrsnem sistemu je podrocje delovanja izvrsnih clenov ome-jeno. Ce regulator zahteva vecjo vrednost regulirne velicine, kot jo je izvrsni

27

sistem zmozen prenesti na proces, se lahko pojavijo razhajanja med predvidenimin dejanskim delovanjem regulacijskega sistema. Med tovrstnimi pojavi je najboljznan integralski pobeg.

Dogajanje v regulatorju med integralskim pobegom

Do integralskega pobega lahko pride pri regulatorjih, ki vsebujejo integracijskiclen (PI, PID). Poskusimo ponazoriti dogajanje na primeru prehodnega pojava,do katerega pride ob povecanju zelene vrednosti. Ce regulator zahteva vecjo vre-dnost regulirne velicine, kot je maksimalen mozni izhod izvrsnega sistema, bo navhodu v proces manjsa vrednost, kot bi morala biti. Izhod procesa bo zato narascalpocasneje kot �pricakuje� regulator. Ta poskusa pospesiti narascanje izhoda pro-cesa in se poveca vrednost regulirne velicine. Ker je bil izvrsni sistem ze prej vnasicenju (na maksimalni vrednosti), se to povecanje na procesu seveda ne poznain regulator vse bolj povecuje vrednost regulirnega signala.

Vzrok tega povecevanja je v resnici integrirni clen regulatorja, saj pocasnejseodzivanje procesa pomeni, da se razlika med zeleno in dejansko vrednostjo naizhodu procesa pocasneje manjsa in je integral pogreska vecji. Tezava se pokazev trenutku, ko izhod procesa doseze zeleno vrednost. Tedaj bi moral regulatorzmanjsati regulirni signal in s tem zaustaviti narascanje izhoda. Ker pa je vrednostregulirnega signala precej vecja od maksimalnega vhoda v proces, se zmanjsanjetega signala na procesu sploh ne pozna. Izhod izvrsnega sistema je se vedno namaksimalni vrednosti in izhod procesa bo narascal preko zelene vrednosti. Sele kobo regulator toliko zmanjsal regulirni signal, da bo ta manjsi od omejitve izvrsnegasistema, bo zacel izhod procesa �zavirati�. Tedaj pa je izhod procesa verjetnoze precej preko zelene vrednosti in zato traja dolgo casa, da se na tej vrednostidejansko ustali.

Rezultat opisanega dogajanja je poslabsanje odziva regulacijskega sistema.Najbolj znacilen pokazatelj, da gre za integralski pobeg, je velik prevzpon privecji spremembi zelene vrednosti, medtem ko pri manjsi spremembi tega ni opa-ziti. Dogajanje ob spremembi zelene vrednosti v sistemu za regulacijo tempera-ture prostora ilustrirajo slike 2.19, 2.20 in 2.21. Prikazan je tudi vpliv zascite predintegralskim pobegom, ki je opisana v nadaljevanju.

Zascita pred integralskim pobegom

Bistvo zascite pred integralskim pobegom je, da omejimo prekomerno narascanjeintegrirnega dela regulatorja. Zascita je potrebna le tedaj, ko regulirni signalpreseze meje obmocja delovanja izvrsnega sistema.

Najpreprostejsa zascita, ki jo je v racunalnisko izvedbo tudi zelo enostavnovkljuciti, zaustavi narascanje izhoda I-clena v trenutku, ko regulirna velicina do-

28

0 50 100 150 200 250 300 350 40014

16

18

20

22

24

26

t/min

T/ C° odziv sistemabrez omejitev odziv sistema z omejitvijo

na vhodu procesa(integralski pobeg)

odziv sistema in zašèitopred integralskim pobegom

z omejitvijo

�elena vrednost

Slika 2.19: Integralski pobeg - odziv regulacijskega sistema

0 50 100 150 200 250 300 350 40040

60

80

100

120

140

160

180

200

220

t/min

u/% izhod regulatorja prisistemu brez omejitev

izhod regulatorja pri sistemu zomejitvijo na vhodu v proces(integralski pobeg)

izhod regulatorja pri sistemuz omejitvijo in zašèito predintegralskim pobegom

omejen vhodv proces

Slika 2.20: Integralski pobeg - izhod regulatorja

29

0 50 100 150 200 250 300 350 40040

60

80

100

120

140

160

180

200

220

t/min

u /%I

izhod integrirnega èlenapri sistemu brez omejitev

izhod integrirnega èlena pri sistemuz omejtvijo na vhodu v proces(integralski pobeg)

izhod integrirnega èlena prisistemu in zašèitopred integralskim pobegom

z omejitvijo

Slika 2.21: Integralski pobeg - izhod integrirnega clena regulatorja

seze omejitev. Vendar ta resitev navadno ni tudi optimalna. V literaturi se kotbolj optimalna navaja resitev, kjer delovanje integrirnega clena omejimo s povra-tno zanko iz izhoda regulatorja, ki se aktivira ob prekoracitvi omejitve izvrsnegaclena (slika 2.22). Z ojacenjem te povratne zanke lahko nastavljamo, kako mocnoomejujemo I-clen. Pri PI-regulatorju se v literaturi kot optimalna nastavitev ome-nja K = 1/KP.

Tako pri preklopu rocno-avtomatsko kot pri integralskem pobegu je vzrokproblemov v dinamiki integrirnega dela regulatorja. Zato lahko oba problemaresujemo na podoben nacin. Izvedbo zascite pred integralskim pobegom v kombi-naciji s brezudarnim preklopom rocno - avtomatsko prikazuje slika 2.23. Resitevna sliki 2.23 sicer ne zagotavlja povsem brezudarnega preklopa, saj pride domanjsega skoka regulirne velicine, je pa zato prehodni pojav, v katerem regulirnavelicina po preklopu doseze zeleno vrednost, krajsi kot pri popolnoma brezudar-nem preklopu.

2.5 Konfiguriranje in parametriranjeKonfiguriranje in parametriranje industrijskih digitalnih regulatorjev je sicer mo-zno izvesti preko tipk na samem regulatorju, oziroma preko ustreznih naprav, kise na regulator prikljucijo (t.i. rocni terminali), vendar je ta postopek zamuden

30

us-

e

-K

u

KK

s-e u r

u

u r

uu

ur

r

a )

b )

R e g u l a t o r I z v r � n i s i s t e m

R e g u l a t o r I z v r � n i s i s t e ma l i m o d e l i z v r � n e g a s i s t e m a

m a xu

PK

K I m i num a xu

m i nu

PK

K I m i num a xu

e 1

e 1

Slika 2.22: Zascita pred integralskim pobegom

U 0 0

us-

e

-K

uu

u rr

R e g u l a t o r I z v r � n i s i s t e ma l i m o d e l i z v r � n e g a s i s t e m aPK

K I m i num a xu

e 1 RA

Slika 2.23: Preklop rocno - avtomatsko in zascita pred integralskim pobegom

31

in uporabnisko zelo neprijazen. V primeru rocnega konfiguriranja in parametri-ranja je seveda potrebno izdelati rocno tudi dokumentacijo, kar ni priljubljenoopravilo. Nastete slabosti odpravlja konfiguriranje in parametriranje s pomocjonadrejenega racunalnika s primernim programskim orodjem, ki omogoca graficnokonfiguriranje regulatorja. Pri tem najprej prenesemo iz knjiznice blokov zelenebloke. Naslednji korak je parametriranje blokov, to je postopek, kjer vsakemubloku dolocimo zahtevane parametre. Veliko stevilo parametrov ima ze definiranestandardne (default) vrednosti, kar olajsa postopek parametriranja. Sledi povezo-vanje blokov (seveda tudi graficno). Nekatera orodja omogocajo kot naslednji ko-rak testiranje konfiguriranega regulatorja, kjer rocno dolocimo vhode in gledamo,kaksni so izhodi. Se boljse testiranje omogoca simulacija, kjer lahko loceno si-muliramo tudi proces in testiramo regulator v simulirani zaprti zanki (vse sevedana nadrejenem racunalniku). Zal simulacijo v zaprti zanki omogocajo le redkaprogramska orodja za konfiguriranje regulatorjev.

Naslednji korak pri konfiguriranju in parametriranju je prenos strukture in pa-rametrov v regulator. Ta prenos se obicajno izvrsi po serijski komunikacijski liniji,program pa se prej preveri, ce so definirane vse povezave, oziroma vsi potrebni pa-rametri. S pomocjo nadrejenega racunalnika je mozno tudi spreminjati parametreregulatorja med samim obratovanjem. Taksno obratovanje se ni pravo hierarhicnovodenje, ki ga bomo obravnavali v zadnjem poglavju o integriranem vodenju. Vobravnavanem primeru je racunalnik le uporabnisko prijazno orodje, ki olajsa ope-raterju dolgotrajno konfiguriranje in parametriranje ter izdela dokumentacijo.

2.5.1 Samodejno parametriranje industrijskih regulatorjevVelik razvoj v tehnologiji je seveda vplival tudi na razvoj industrijskih regulator-jev, vendar pa se osnovna funkcionalnost (obicajno PID-algoritem) ni bistvenospremenila. Spreminjala se je predvsem izvedba. Omenili smo ze, da so se sprvanajvec uporabljali pnevmatski regulatorji, kasneje analogni (elektronski), danespa se najvec seveda uporabljajo mikroracunalniske izvedbe.

Pac pa so se po letu 1980 zlasti zaceli razvijati in vgrajevati postopki za av-tomatsko nastavljanje in avtomatsko prilagajanje parametrov. Danes si nobenegasodobnega regulatorja ne moremo vec predstavljati brez vsaj nekaterih omenjenihfunkcij. Razlog, da se je to podrocje zacelo razvijati tako pozno je predvsem ta,da so bile raziskave prilagodljivih (adaptivnih) sistemov pred letom 1980 premaloprakticno usmerjene, resitve pa prevec zahtevne, da bi jih bilo mozno vkljuciti vindustrijske regulatorje. Izkazalo se je, da so prakticne resitve avtomatskega na-stavljanja in prilagajanja predvsem tiste, ki temeljijo na avtomatizaciji postopkov,ki temelje na nastavitvenih pravilih. Ker pa je tudi mikroracunalniska tehnologijatako napredovala, danes ni vec nobene pomembnejse omejitve za izvedbo boljzahtevnih adaptivnih metod.

32

Avtomatsko nastavljanje

Avtomatsko nastavljanje (avtomatska uglasitev) (angl. auto-tuning, self-tuning,pre-tuning) je postopek v katerem se avtomatsko nastavijo parametri regulatorjana zahtevo operaterja (pritisk na tipko, poslan ukaz). To je torej enkratno dejanje,ki se obicajno izvede v zacetku obratovanja. Ni nujno, da industrijski regulatorsam opravlja to funkcijo. Lahko to opravi neka zunanja (programirna) naprava(npr. racunalnik PC). Ko le-ta opravi ustrezne eksperimente in izracuna parametre,se ti avtomatsko prenesejo v regulator. Nekatere tovrstne naprave podpirajo znaneregulatorje razlicnih proizvajalcev.

Vecina metod za avtomatsko nastavljanje deluje na osnovi odziva procesa nastopnicasto vzbujanje (v odprti zanki).

Metoda spremenljivega parametra

Po tej metodi se parameter regulatorja (obicajno ojacenje, zato angl. gain schedu-ling) sproti prilagaja po vnaprej doloceni zakonitosti pogojem obratovanja (npr.trenutni vrednosti regulirane ali regulirne velicine). Zakonitost je mozno posnetis pomocjo avtomatskega nastavljanja. Metoda je zelo enostavna in ucinkovita,uporablja pa se predvsem pri reguliranju zelo nelinearnih procesov, pri katerih jemozno obratovalne spremembe predvideti vnaprej.

Avtomatsko prilagajanje

Avtomatsko prilagajanje (angl. adaptation) je postopek, v katerem se parame-tri regulatorja med obratovanjem (torej v zaprti zanki) nenehno prilagajajo dina-miki procesa in motilnim signalom. Zacetne vrednosti se dolocijo s postopkomavtomatskega nastavljanja. Regulatorji, ki omogocajo razen zaprtozancne regu-lacije vkljuciti tudi krmiljenje, lahko sproti prilagajajo tudi parametre krmilnegasistema. Podobno kot pri metodi spremenljivega parametra je tudi avtomatskoprilagajanje smiselno uporabiti le pri mocno spremenljivih obratovalnih pogojih,ki pa jih ni mogoce predvideti vnaprej.

Direktne in indirektne metode

Osnove, ki se uporabljajo pri avtomatskem nastavljanju in pri avtomatskem pri-lagajanju, so si precej podobne. Ene in druge pa lahko razdelimo na direktne(hevristicne) (angl. rule based methods) in na indirektne (modelne) metode.

Direktne metode temeljijo na izkusenjskih in hevristicnih pravilih. Algoritmiobicajno cakajo na spremembo reference ali na znatnejse motnje. Iz odziva do-locijo dusilni koeficient, prevzpon, lastno frekvenco, ojacenje ali kaksne drugeznacilke. Z uporabo pravil se izracunajo parametri regulatorja.

33

e ( t ) P r o c e s

M o d e l

P I D r e g u l a t o r

N a è r t o v a n j ep a r a m e t r o vr e g u l a c i j e

r ( t )-

u ( t ) y ( t )

Slika 2.24: Indirektna metoda avtomatskega nastavljanja ali prilagajanja

Pri indirektnih metodah pa se doloci matematicni model realnega procesa. Po-stopek prikazuje slika 2.24.

Z merjenjem regulirne in regulirane velicine in s pomocjo eksperimentalnegamodeliranja (identifikacije) se doloci matematicni model. Iz modela pa program-ski modul za nacrtovanje regulatorja doloci parametre regulatorja. Ce ima sistemnalogo avtomatskega nastavljanja, potem se proces vzbudi z ustreznim vhodnimsignalom, nakar se izvede identifikacija, dolocitev parametrov regulatorja, prenosv regulator, nakar zacne delovati avtomatska regulacija. Pri prilagodljivem de-lovanju pa identifikacija poteka nepretrgoma s pomocjo rekurzivnega algoritma.Vsakic, ko se izracunajo neve vrednosti parametrov modela, se izracunajo tudinove vrednosti parametrov regulatorja. Zaradi numericnih problemov se posto-pek vcasih izkljuci v primeru premalo se spreminjajocih signalov in spet vkljuciv primeru vecjih sprememb.

Meja med direktnimi in indirektnimi metodami ni vedno povsem jasna, ker siavtorji niso vedno enotni, kaj je model. Znacilki kot naprimer dusilni koeficientin lastno frekvenco smo omenili pri direktnih metodah, a hkrati sta lahko tudiparametra matematicnega modela. Za nas bo matematicni model vedno vhodno -izhodna relacija v obliki prenosne funkcije ali diferencialne enacbe.

Primeri metod avtomatskega nastavljanja in prilagajanja v industrijskih re-gulatorjih

Pri pregledu obravnavanih lastnosti industrijskih regulatorjev moramo loceno obrav-navati temperaturne in ostale procesne regulatorje.

Veliko stevilo industrijskih regulatorjev je primarno namenjeno temperaturniregulaciji.1 Regulatorji so cenejsi od ostalih procesnih regulatorjev. Nastavlja-nje in prilagajanje je laze izvesti, kajti temperaturni procesi imajo veliko skupnih

1Obicajno kvadratna prednja plosca 96x96 mm.

34

t

y ( t )

u ( t )

t [ % ]

D u

- 1 0 0 5 0 6 7 1 0 0

D y = K D u

Z a g o t o v i t e vk o n s t a n t n ev r e d n o s t iZ a è e t n ai d e n t i f i k a c i j a I d e n t i f i k a c i j ak o n è n ev r e d n o s t i

Slika 2.25: Postopek avtomatskega nastavljanja regulatorja SIPART DR24

lastnosti. Funkcija prilagajanja parametra je pogosta zlasti zato, ker se casovnikonstanti ogrevanja in ohlajevanja ponavadi precej razlikujeta.

Procesni regulatorji pa morajo razen temperaturnih zank obvladovati tudi re-gulacijo nivoja, pretoka, tlaka in pH.2 Nastavljanje in prilagajanje je zahtevnejse,saj je dinamika zelo razlicna (npr. tlak v primerjavi s temperaturo).

Primer 2.1 Regulator SIPART DR24 (Siemens)Siemensov regulator SIPART DR24 bomo podrobneje spoznali v naslednjem

podpoglavju, na tem mestu pa opisimo njegove zmoznosti za samodejno parame-triranje. Regulator ima vgrajen le postopek avtomatskega nastavljanja, ne pa tudiprilagajanja. Postopek, ki ga sprozi operater, ko je regulirana velicina pribliznoenaka zeleni vrednosti, regulator pa v delovanju rocno, prikazuje slika 2.25.

Celotno casovno podrocje eksperimenta je razdeljeno od -10% do 100%. Vtrenutku -10 sprozi operater postopek avtomatskega nastavljanja. V podrocju-10% do 0% mora izhod regulatorja doseci stabilno (konstantno) vrednost. Vtrenutku 0 nastopi stopnicasta sprememba na izhodu regulatorja. Velikost spre-membe in predznak je potrebno predhodno nastaviti.

2Obicajno pravokotna prednja plosca 72x144 mm

35

0 . 8

0 . 6

0 . 4

0 . 2

0 0 2 4 6 8 1 0 1 2 1 4 1 6 1 8 2 0

1

24

6 81 0

n = 13

57

9

yK

tT

Slika 2.26: Normirani odzivi sistemov PT n

V zacetnem podrocju (od 0% do najvec 50% podrocja) se izvede zacetna iden-tifikacija (predvsem morebitni mrtvi cas), v zadnji tretjini opazovanja (od 67% do100%) pa identifikacija koncne vrednosti, ki seveda doloca ojacenje procesa. Bi-stvo postopka pa je v primerjavi posnetega odziva s shranjenimi odzivi Pn (aliPT n) modelov (1 ≤ n ≤ 8), t.j modelov z n enakimi casovnimi konstantami oz. nenakimi poli

G(s) =K

(T s+1)n (2.34)

Normirane odzive na enotino stopnico prikazuje slika 2.26.S spreminjanjen konstant n in T (ojacenje se je izracunalo ze prej) doseze

postopek maksimalno prilagajanje eni izmed krivulj po kriteriju minimalnega in-tegrala razlike (minimalna ploscina). Za izbran model (K, T , n) predlaga postopekparametre PI in PID regulatorja s pomocjo optimizacije. Le-ta zagotovi priblizno5% prevzpon. Ce je model prvega ali drugega reda, se opisana optimizacija neizvrsi, saj bi bilo v tem primeru ojacenje regulatorja neskoncno. To pa ni prakticnouporabna resitev. V tem primeru se parametri regulatorja nastavijo tako, da je raz-merje casovne konstante modela in dominantne casovne konstante zaprte zankepriblizno 6.

36

t

u ( t )

0 %

1 0 0 %

J U M O

L F E

t

y ( t )

0 . 5 r ( t )

r ( t )

t t t t1 2 30

Slika 2.27: Avtomatsko nastavljanje pri regulatorjih proizvajalcev LFE in JUMO

Primer 2.2 Regulatorji 2003 in 2004 (LFE Instruments), DICON SM in dTRON(JUMO Process Controls)

Avtomatsko nastavljanje s stopnicasto spremembo na izhodu regulatorja jevcasih zelo neprakticno, vcasih tudi tezko izvedljivo. Omenjeni regulatorji resujejoproblem tako, da med prehodnim pojavom pri spremenjeni referenci generirajo nasvojem izhodu kratko stopnicasto sekvenco. Postopek prikazuje slika 2.27.

V trenutku, ko operater sprozi spremembo referencne velicine (trenutek t0),postavi regulator na svojem izhodu maksimalno vrednost. Preden regulirana veli-cina doseze novo referencno vrednost (v primeru na sliki, ko doseze 50% novereferencne vrednosti), t.j. v trenutku t1, postavi regulator na izhodu minimalnovrednost. Iz dolocenih znacilk, ki jih regulator izlusci iz poteka regulirane velicinec(t), iz zahtev operaterja in z uporabo Ziegler - Nicholsovih pravil se dolocijoparametri regulatorja. Od trenutka t2 dalje deluje regulator proizvajalca LFE vnormalnem rezimu s prej izracunanimi parametri. Regulator proizvajalca JUMOpa generira na izhodu ponovno 100% signal do trenutka t3, ko izracuna in nastaviparametre in preide v normalni nacin delovanja.

37

2.6 Regulator SIPART DR24Regulator SIPART DR24 je zmogljiv vecnamenski regulator, ki podpira velikostevilo standardnih funkcij za odprto in zaprtozancno vodenje procesov. Poleg re-gulacijskih funkcij, kot je PID-algoritem, te funkcije vkljucujejo tudi matematicnein logicne operacije, stikala, casovnike, primerjalnike, spominske operacije itd.V regulator je vgrajena tudi ze opisana procedura za samonastavitev vgrajenegaPID-algoritma.

Algoritem vodenja sestavimo iz funkcijskih blokov, tako da medsebojno pove-zemo ustrezne vhode in izhode blokov. Vnos in povezave blokov lahko izvedemorocno preko celne plosce, kar pa je dolgotrajno in zamudno opravilo. Elegan-tnejsi nacin konfiguriranja regulatorja nudi programski paket SIPROM, kjer blokesestavimo v graficnem urejevalniku in shemo nato nalozimo v regulator.

Veliko stevilo prikazovalnikov (stolpni, stevilski, diode LED) in tipk omogocaspremljanje in rocno vodenje procesa preko celne plosce, regulatorju pa lahkododamo tudi razsiritveni modul s komunikacijskim vmesnikom, preko kateregaga povezemo z nadzornim racunalnikom. Tudi uporaba paketa SIPROM je moznale, ce je regulator opremljen s komunikacijskim vmesnikom.

SIPART DR24 je modularno zgrajen instrument. Osnovni enoti lahko doda-jamo module, s katerimi povecamo zmogljivost regulatorja. Module vstavimov razsiritvene vtice na zadnji strani enote, izbiramo pa lahko med moduli z do-datnimi analognimi vhodi (3 vhodi na modul), moduli za prikljucitev uporovnihsenzorjev (odjemnikov), moduli za prikljucitev temperaturnih senzorjev (Pt 100),moduli za prikljucitev termoclenov, dodatnimi binarnimi (�digitalnimi�) vhodi inizhodi (modul s 5 vhodi, modul z 2 vhodoma in 4 izhodi 0/24 V ali modul z 2 re-lejskima izhodoma), dodatnimi analognimi izhodi (modul s 3 izhodi in 3 binarnivhodi ali modul z 1 analognim izhodom z neodvisnim napajanjem ter drzalnofunkcijo - Hold) in ze omenjenim komunikacijskim vmesnikom (RS232/RS485ali PROFIBUS-DP). Na regulator, opremljen z razsiritvenimi moduli, je moznoprikljuciti do 11 analognih vhodnih signalov (do 8 pri starejsih razlicicah).

V nadaljevanju bomo opisali osnovno konfiguracijo regulatorja z enim doda-tnim modulom – komunikacijskim vmesnikom RS232/RS485.

Osnovno konfiguracijo regulatorja sestavljajo:

• osnovna plosca s centralno procesno enoto (CPE) in prikljucnimi sponkami,

• celna plosca s tipkami in prikazovalniki,

• napajalna enota,

• ohisje z razsiritvenimi vtici.

38

S I E M E N S

01 02 03 04 05 06 07 08 09 0%

Slika 2.28: Celna plosca regulatorja SIPART DR24

Osnovna plosca vsebuje zmogljiv mikrokrmilnik (starejse razlicice so opre-mljene z dvema mikrokrmilnikoma, od katerih je eden podrejen drugemu - nacindelovanja �Master-Slave�), prilagodilna vezja za vhodno/izhodne signale, in po-vezave z razsiritvenimi vtici. Mikrokrmilnik vsebuje mikroprocesor, A/D in D/Apretvornike, vezja za nadzor dolzine izvajanja enega cikla programa (�watch-dog�) ter serijski vmesnik (UART). Uporablja 32kB baterijsko podprtega po-mnilnika RAM. Uporabniski program - konfiguracija regulatorja - se shranjujev 4kB pomnilnika EEPROM, poleg tega pa mikrokrmilnik uporablja se pomnil-nik EPROM, kjer so shranjeni funkcijski bloki. Program se izvaja v zanki, pricemer je trajanje programskega cikla odvisno od stevila uporabljenih blokov inznasa najmanj 60 ms, tipicno pa 80 do 120 ms.

Celna plosca, ki je prikazana na sliki 2.28, vsebuje tipke, prikazovalnike indiode LED, ki jim v uporabniskem programu lahko dolocimo poljubno funk-cijo. Stolpna prikazovalnika obicajno prikazujeta vrednosti zelene in reguliranevelicine, obe vrednosti lahko prikazemo se na pripadajocih stevilskih (digitalnih)prikazovalnikih. Spodnji rumeni stevilski prikazovalnik obicajno prikazuje vre-dnost regulirne velicine. Tipki s puscicami ob njem sta obicajno uporabljeni zarocno vodenje, medtem ko se tipki ob stolpnih prikazovalnikih obicajno upora-bljata za nastavitev zelene vrednosti.

Na zadnji strani ohisja so prikljucne sponke za vhodno/izhodne signale. Vosnovni konfiguraciji ima regulator naslednje vhodno/izhodne signale:

39

• 3 analogne vhode z nastavljivim obmocjem 0/0,2 do 1 V, 0/2 do 10 V ali0/4 DO 20 mA, ki so galvansko (potencialno) loceni,

• 3 analogne izhode z nastavljivim obmocjem 0/4 DO 20 mA,

• 4 binarne vhode z napetostnim obmocjem 0/24 V,

• 8 binarnih izhodov z napetostnim obmocjem 0/24 V, ki jih lahko obreme-nimo do 50 mA.

Serijski vmesnik je zgrajen v obliki dodatnega modula. Omogoca neposrednopovezavo regulatorja z nadzornim racunalnikom preko RS232 ali pa povezavo skrmilnikom za SIPART vodilo, na katerega lahko prikljucimo do 32 regulatorjev.Na drugi strani prikljucimo krmilnik SIPART vodila na standardna vrata RS232na osebnem racunalniku. Mozna je tudi vectockovna povezave do 32 regulatorjevz enim racunalnikom po standardu RS485. Preko serijskega vmesnika je moznobranje procesnih spremenljivk, statusnih bitov in parametrov, mozen pa je tudivpis v nekatere spremenljivke, zapis parametrov in konfiguriranje algoritmov vo-denja.

Funkcijski bloki, iz katerih lahko sestavljamo algoritem vodenja, so progra-mirani v trajnem pomnilniku. Na razpolago je 32 enostavnih funkcijskih blokovin 15 kompleksnih funkcij. Povedano velja za novejse razlicice regulatorjev SI-PART DR24, medtem ko je stevilo razpolozljivih funkcij v starejsih razlicicahnekaj manjse.

Enostavne bloke lahko poljubno razporedimo na 109 prostih pomnilniskihnaslovov (85 pri starejsih regulatorjih). Imajo standardiziran vhodno/izhodni for-mat: 3 vhode in en izhod iz bloka (slika 2.29). Vsak blok lahko uporabimo po-ljubno mnogokrat, dokler ne izpolnimo kvote 109 blokov. Enostavni bloki sozbrani v tabeli 2.1. Oznake blokov so sestavljene iz taksne kombinacije malih invelikih crk, da jih je mozno nedvoumno prikazati na 7-segmentnem stevilskemprikazovalniku.

F u n c t i o n n a m e

O u t p u t sD a t a s o u r c e sI n p u t sD a t a s i n k

N o . i n t h e c y c l eM e t e r n u m b e r o f t h ea r i t h m e t i c b l o c k b

E 1E 2E 3

Ab . F n

. 1. 2. 3

. A- - -- -

Slika 2.29: Enostavni bloki regulatorja SIPART DR24

Kompleksni bloki vsebujejo zahtevnejse matematicne in logicne operacije indinamicne elemente. Vsak kompleksni blok lahko uporabimo le nekajkrat, tocno

40

Tabela 2.1: Enostavni bloki

Blok Funkcija Blok Funkcija

AbS absolutna vrednost Add sestevanjeAMEM pomnilniska celica AMPL diferencialni ojacevalnikAnd logicni IN ASo selektor analogne vrednostibSo selektor binarne vrednosti CoMP primerjalnikCoUn stevec dEbA mrtva conadFF D flip-flop diF diferenciatordiv deljenje Eor ekskluzivni ALIFiLt nizki filter LG desetiski logaritemLiMi omejevalnik LinE linearna funkcijaLn naravni logaritem MAME pomnjeni maksimumMASE maksimum MiME pomnjeni minimumMiSE minimum MuLt mnozenjenAnd negirani IN nor negirani ALIor logicni ALI Pot potenciranjeroot korenjenje SUb odstevanjetFF T flip-flop tiME casovnik

stevilo je odvisno od vrste bloka. Kompleksne bloke lahko se naprej razdelimo navec skupin:

• Kompleksni aritmeticni bloki

V algoritmu vodenja lahko uporabimo skupno do 33 kompleksnih aritme-ticnih blokov (15 pri starejsih regulatorjih). Posamezen blok pri tem lahkouporabimo 2 do 3 krat, odvisno od vrste bloka. Bloki imajo od 1 do 4 vhodein 1 izhod. Bloki, ki so na voljo, so zbrani v tabeli 2.2.

• Kompleksni logicni bloki

Kompleksni logicni bloki so trije: programabilni casovnik/programator, de-multiplekser (samo pri novejsih regulatorjih) in multiplekser. Prvega in dru-gega lahko uporabimo le enkrat, tretjega do dvakrat.

S programatorjem lahko dolocimo sekvenco vklopov in izklopov do 8 binar-nih izhodov in predpisemo sekvenco vrednosti (obliko signala) na do dvehanalognih izhodih. Uporabimo lahko do 40 casovnih intervalov, izvajanjesekvence pa je lahko enkratno (ob nastopu dolocenega prozilnega signala)ali periodicno.

41

Tabela 2.2: Kompleksni aritmeticni bloki

Blok Funkcija

AFi1, AFi2 adaptivni filterAin1 ... Ain4 integrator z analognim vhodombin1 ... bin6 integrator z binarnim vhodomCPt1, CPt2 korektor tlaka, temperaturedti1, dti2 zakasnitev (mrtvi cas)FUL1, FUL2, FUL3 linearni interpolatorFUP1, FUP2 parabolicni interpolatorpri novih regulatorjih se:Spr1 ... Spr8 skalirni clen (obmocje xmin do xmax => 0 do 100%)PUM1 ... PUM4 pulzno-sirinski modulator

Demultiplekser vsebuje stevec, ki steje preklope vhodnega binarnega si-gnala. Stevec steje do 4 in ciklicno vklaplja stiri binarne izhode. Namenjenje preklapljanju med prikazi regulacijskih velicin posameznih regulacijskihzank na celni plosci.

Multiplekser omogoca preklapljanje med najvec 8 analognimi vrednostmi.Preklapljanje je ciklicno in je prozeno z binarnim signalom, povezanim navhod bloka.

• Regulacijski bloki

Obstajajo trije tipi regulacijskih blokov:

– PID-regulator z zveznim izhodom,

– PID-regulator s pulznim (stopenjskim) izhodom in interno pozicijskopovratno zvezo,

– PID-regulator s pulznim izhodom in zunanjo pozicijsko povratno zvezo.

Hkrati lahko uporabimo stiri regulacijske bloke (pri starejsh razlicicah ledva), z regulatorjem torej lahko realiziramo dve (pri starejsih) oziroma stiriregulacijske zanke pri novejsih izvedbah.

Regulacijski blok PID

Blok PID z zveznim izhodom je shematicno prikazan na sliki 2.30. Blok imalocene vhode za P, I in D-del, na sliki so oznaceni z XdP, XdD in XdI, tako da

42

C c n 1 , C c n 2 , C c n 3 , C c n 4h 0 _ . F

c Pt nt V

# . 0 1. 0 2. 0 3. 0 4. 0 5. 0 6

# . 0 7# . 0 8# . 0 9# . 1 0# . 1 1# . 1 2

. 1 3. 1 4. 1 5. 1 6. 1 7

c P , t n , t v , v v , A H , Y o , Y A , Y E , t Y

. 1 A #

. 2 A Ç. 3 A Ç

A vA d a p t a t i o n

Y zX d PX d Dx d I

K - c o n t r o l l e r

k p , T n , T v , A H , Y A , Y Ex Y

PH+ y- y

A L

+ y B L- - y B LS G 1S G 2S G 3

( o n P A )K - - c o n t r o l l e r ( c o n t r o l l e r c o n t i n u o u s )

L o0 . 0 0 00 . 0 0 0n c o n0 . 0 0 00 . 0 0 0

L oL oL oL oL oL o1 . 0 0 01 . 0 0 01 . 0 0 0L o0 . 0 0 0

Y aY

t Y N

P a r a m e t e rc o n t r o l

NY n

= a n a l o g# = b i n a r y

n - - -

Ç

Ç#ÇÇÇ

ÇÇÇÇÇ

Slika 2.30: Blok PID v regulatorju SIPART DR24

uporabnik lahko realizira razlicne vezave PID, ki smo jih obravnavali. Parametriregulatorja se vpisejo v posebnem menuju, z vhodi SG1 do SG3 pa jih lahko po-ljubno spreminjamo, tako da je mozno realizirati tudi regulacije s spremenljivimiparametri. Poleg tega omogoca blok se preklop v rocni nacin, inkrementiranjein dekrementiranje regulirne velicine v rocnem nacinu, preklop v izhodno-sledilninacin, preklop v cisti proporcionalni nacin. Vse preklope med nacini delovanja re-gulatorja prozijo binarni signali, ki jih pripeljemo na ustrezni vhod bloka. Pomenoznak vhodno/izhodnih signalov na sliki 2.30 je razlozen v tabeli 2.3.

Poleg vhodno-izhodnih signalov dolocajo delovanje bloka PID se dodatni pa-rametri, ki jih nastavljamo v meniju �on-line parameters�. Parametri so zbrani vtabeli 2.4. Opisani vhodno-izhodni signali in parametri se nanasajo na blok PIDz zveznim izhodom. Pri blokih s pulznim izhodom so vhodno-izhodni signalinekoliko drugacni, spremeni pa se tudi pomen nekaterih parametrov.

V regulacijski blok PID je vgrajen tudi samonastavitveni algoritem, ki ga po-dobno kot preklope med razlicnimi nacini delovanja sprozimo z binarnim signa-lom (najpogosteje je to ena od tipk na celni plosci). Pred tem mora biti regulatorv rocnem nacinu delovanja. Algoritem posname odziv procesa na stopnicastospremembo vhodnega signala, odziv nato primerja z odzivi shranjenih modelov indoloci parametre PID regulatorja s parametrsko optimizacijo.

43

Tabela 2.3: Vhodno/izhodni signali PID-bloka

Oznaka Pomen

Av start samonastavitvenega algoritmax regulirana velicinaYz odmik regulirne velicine (feed-forward)XdP vhod v proporcionalni delXdD vhod v diferencirni delXdI vhod v integrirni delP preklop v cisto proporcionalno delovanjeH preklop v rocni nacin+∆y povecanje regulirne velicine v rocnem nacinu-∆y zmanjsanje regulirne velicine v rocnem nacinu+yBL blokiranje povecevanja regulirne velicine-yBL blokiranje zmanjsevanja regulirne velicineSG1 vrednost, s katero se mnozi proporcionalno ojacenjeSG2 vrednost, s katero se mnozi intergirna konstantaSG3 vrednost, s katero se mnozi diferencirna konstantaN preklop v krmilni nacin (izhod regulatorja sledi signalu Yn)YN vrednost regulirne velicine v krmilnem nacinu

AL signal ’Samonastavitveni algoritem tece’ (izhod iz bloka)YA izracunana vrednost regulirne velicine v avtomatskem nacinu delovanja (izhod

iz bloka)Y dejanska vrednost regulirne velicine (izhod iz bloka)

2.6.1 SIPROM DR24SIPROM DR24 je programski paket za nacrtovanje shem vodenja, konfiguriranjein parametriranje regulatorja SIPART DR24.

Program tece v graficnem okolju Windows, sestavljanje shem je zato eno-stavno in uporabnisko prijazno.

Vsi ukazi se izvajajo preko menujev, katerih naslovi so izpisani ob zgornjemrobu graficnega okna in se odpro, ce kazalec miske pomaknemo nad naslov me-nuja. Poleg standardnih menujev za delo z datotekami, urejanje sheme itd., se na-haja tudi menu, v katerim vstopimo v knjiznico funkcijskih blokov. Tu so funkcij-ski bloki regulatorja razvrsceni v vec skupin. Vsaki skupini ustreza lasten menu,v katerem zelen blok izberemo z levim kazalcem miske. Kazalec miske nato po-maknemo v delovno polje in spet pritisnemo levi gumb. Blok smo s tem namestiliv shemo. Tudi povezave med bloki povlecemo z misko.

Delovno polje, v katerem sestavljamo shemo, je zaradi preglednejse doku-

44

Tabela 2.4: Parametri bloka PID

Oznaka Pomen

cP proporcionalno ojacenjetn integrirna casovna konstantatv diferencirna casovna konstantavv skalirni faktor pomozne casovne konstante realnega D-clenaAH mrtva conaYo odmik regulirne velicine (delovna tocka)YA spodnja meja regulirne velicine (omejitev velja le v avtomatskem rezimu delo-

vanja)YE zgornja meja regulirne velicine (omejitev velja le v avtomatskem rezimu delo-

vanja)tY nastavitveni cas regulirne velicine v rocnem rezimu (cas, v katerem lahko spre-

menimo izhod regulatorja od spodnje do zgornje meje ali obratno)

mentacije razdeljeno na vec listov. Med listi prehajamo z navedbo stevilke lista,povezave z lista na list pa vlecemo s pomocjo spojnih markerjev.

Ko je shema sestavljena, je na vrsti parametriranje. V posebnih menujih lahkonastavimo vse parametre regulatorja, poleg tega pa je potrebno nastaviti se para-metre kompleksnih blokov.

Ob koncu shemo skupaj s parametri nalozimo v regulator. Mozen je prenosv obeh smereh, tako da shemo in parametre iz regulatorja lahko tudi beremo aliprimerjamo s shemo in parametri v racunalniku. Vendar moramo pri uporabi pre-nosa iz regulatorja v racunalnik upostevati, da ob tem ne dobimo graficne infor-macije. Na tak nacin prenesenega programa ne vidimo vec v obliki blokovnesheme, temvec ga lahko pregledujemo le se v obliki tabel uporabljenih blokov inpripadajocih povezav.

45