praksisdig 4 - full adder dan ful substruction 4bit
TRANSCRIPT
-
8/18/2019 Praksisdig 4 - Full Adder Dan Ful Substruction 4bit
1/20
LAPORAN PRAKTIKUM SISTEM DIGITAL
PERCOBAAN KE - 4
FULL ADDER DAN FULL SUBTRACTOR 4 BIT
Nama : Retno Puji Lestari
NIM : 14302241029
Kelas : Pendidikan Fisika 1 / 2014
Pembimbing : Dyah Kurniawati Agustika, S.Si, M.Sc.
LABORATORIUM ELEKTRONIKA DAN INSTRUMENTASI
JURUSAN PENDIDIKAN FISIKA
FAKULTAS MATEMATIKA DAN ILMU PENGETAHUAN ALAM
UNIVERSITAS NEGERI YOGYAKARTA
2016
-
8/18/2019 Praksisdig 4 - Full Adder Dan Ful Substruction 4bit
2/20
PERCOBAAN 4
FULL ADDER DAN FULL SUBTRACTOR 4 BIT
A. TUJUAN
1. Menyusun rangkaian penjumlah Full Adder dan rangkaian pengurang Full
Subtractor dari IC 74LS83 dan 74LS86.
2. Membandingkan hasil praktikum keluaran (output) rangkaian penjumlah Full
Adder dan rangkaian pengurang Full Subtractor biner 4bit dengan analisa
teori penjumlahan dan pengurangan.
B. ALAT-ALAT PERCOBAAN
1.
Catu daya ( power supply)
2. Multimeter analog
3. LED
4. IC seri 74LS86 dan 74LS83
5. Papan rangkaian (Breadboard)
6. Kabe-kabel penghubung
C. DASAR TEORI SINGKAT
1. Full Adder
Rangkaian full adder dapat digunakan untuk menjumlahkan
bilangan biner yang lebih dari 1 bit. Ciri pokok dari Full adder dibandingkan
dengan half adder terletak pada jenis/jumlah masukan. Pada Full adder
terdapat tambahan satu masukan, yaitu Carry_in.
Masukan : A = 1 Masukan : A = 1
B = 0 B = 1
Carry_in = 0 Carry_in = 1
--------- + --------- +
Keluaran : 0 1 Keluaran : 1 1
Carry_out Carry_out
Sum Sum
Persamaan logikanya adalah (berdasarkan tabel kebenaran) :
-
8/18/2019 Praksisdig 4 - Full Adder Dan Ful Substruction 4bit
3/20
Sum = (A B) C_in
C_out = (A . B) + (A . C_in) + (B . C_in)
2. Full Subtractor
Rangkaian full subtractor digunakan untuk melakukan operasi
pengurangan bilangan biner yang lebih dari 1 bit. Dengan 3 terminal input
yang dimilikinya yaitu A, B, serta terminal Borrow input dan 2 terminal
output yaitu Sum dan Borrow out.
Masukan : A = 1 Masukan : A = 1
B = 0 B = 1
Borrow_in = 0 Borrow_in = 1
---------
---------
Keluaran : 0 1 Keluaran : 1 1
Borrow_out Borrow_out
Sum Sum
Sifat dari rangkaian Exclusive-OR adalah berfungsi untuk mendeteksi
keadaan-keadaan logika yang berbeda, maka output Exclusive-OR akan bernilai
1, tetapi jika kedua inputnya berada pada keadaan logika yang sama maka output
Exclusive-OR akan bernilai 0. Exclusive-OR Gate terutama digunakan pada
rangkaian aritmatic logic seperti misalnya rangkaian penjumlahan (adder) dan
pengurangan (subtractor). Pada percobaan ini dibuat suatu rangkaian Exclusive-
OR Gate dari gabungan gate dasar.
Penjumlahan dan pengurangan 4 bit sesungguhnya didasari oleh
penjumlahan dan pengurangan 1 bit. Untuk pejumlahan 4 bit diperlukan 4 buahFull Adder yang inputnya dipasang secara parallel dan outputnya diambil dari
masing-masing “Sum”. C-out dimasukkan ke C-in dari Full Adder berikutnya.
Seperti kita ketahui bahwa persamaan Sum pada penjumlahan 1 bit (FA)
sesungguhnya sama dengan difference pada pengurangan 1 bit (FS).
Sum (Difference) = A`.B`.C + A`.B.C` + A.B`.C` + A.B.C
Akan tetapi persamaan untuk Carry-out dan Borrow-out adalah berlainan.
Oleh karena itu untuk membuat rangkaian dapat berfungsi sebagai penjumlah
-
8/18/2019 Praksisdig 4 - Full Adder Dan Ful Substruction 4bit
4/20
dan pengurang perlu ditambah kontrol Add/Sub. Hal ini sebagai pemilih kapan
rangkaian tersebut mamilih Carry-out atau Borrow-out.
Sehingga dari kontrol Add/Sub tersebut rangkaian dapat berfungsi sebagai
penjumlahan, jika kontrol Add/Sub berlogika rendah, dan berfungsi sebagai
pengurangan, bilamana kontrol Add/Sub berlogika tinggi.
D. LANGKAH-LANGKAH PERCOBAAN
a. Full Adder 4 Bit
-
Merangkai komponen percobaan pada breadboard menjadirangkaian kombinasi Full Adder 4 Bit seperti diatas. IC yang
digunakan dalam rangkaian ini adalah IC seri 74LS83, dan 74LS86.
- Menghubungkan kaki 3, 5, 8, dan 11 IC 74LS86 menuju kaki 16, 4,
7, dan 11 IC 74LS83.
- Menghubungkan Input Carry M=0, dimana M terhubung dengan IC
74LS86 (2,5,10,12) dan input carry kaki 13 IC 74LS83 menuju
ground.
A110
S1 9
A28
S2 6
A33
S3 2
A41
S4 15
B111
B27
B34
B4
16
C013
C4 14
U1
74LS83
BAT1
5V
1
2
3
U2:A
74LS86
4
5
6
U2:B
74LS86
9
10
8
U2:C
74LS86
12
13
11
U2:D
74LS86
D1
LED-RED
D2
LED-YELLOW
D3
LED-GREEN
D4
LED-BLUE
D5
LED-BIGY
SW1
SW-SPDT
SW2
SW-SPDT
SW3
SW-SPDT
SW4
SW-SPDT
SW5
SW-SPDT
SW6
SW-SPDT
SW7
SW-SPDT
SW8
SW-SPDT
-
8/18/2019 Praksisdig 4 - Full Adder Dan Ful Substruction 4bit
5/20
- Menentukan input A3, A2, A1, dan A0 (kaki 1, 3, 8, 10 IC 74LS83)
- Menentukan input B3, B2, B1, dan B0 (kaki 1, 4, 9, 13 IC 74LS86)
-
Menentukan output O3, O2, O1,O0, dan O carry dengan dihubungkan
LED.
- Membuat tabel kebenaran penjumlahan 4bit.
-
Menghubungkan sumber tegangan Vcc 5 volt ke rangkaian.
- Mengatur input penjumlahan dengan bebas pada tabel kebenaran
yang telah dibuat.
-
Mengamati setiap output pada rangkaian dan mencocokannya
dengan hasil penjumlahan teori.
-
8/18/2019 Praksisdig 4 - Full Adder Dan Ful Substruction 4bit
6/20
b. Full Subtractor 4 Bit
-
Merangkai komponen percobaan pada breadboard menjadi
rangkaian kombinasi Full Adder 4 Bit seperti diatas. IC yang
digunakan dalam rangkaian ini adalah IC seri 74LS83, dan 74LS86.
-
Menghubungkan kaki 3, 5, 8, dan 11 IC 74LS86 menuju kaki 16, 4,
7, dan 11 IC 74LS83.
- Menghubungkan input Carry M=1, dimana M terhubung dengan IC
74LS86 (2,5,10,12) dan input carry kaki 13 IC 74LS83 menuju Vcc.
-
Menentukan input A3, A2, A1, dan A0 (kaki 1, 3, 8, 10 IC 74LS83)
- Menentukan input B3, B2, B1, dan B0 (kaki 1, 4, 9, 13 IC 74LS86)
-
Menentukan output O3, O2, O1,O0, dan O carry dengan dihubungkan
LED.
- Membuat tabel kebenaran penjumlahan 4bit.
- Menghubungkan sumber tegangan Vcc 5 volt ke rangkaian.
- Mengatur input penjumlahan dengan bebas pada tabel kebenaran
yang telah dibuat.
A110
S1 9
A28
S2 6
A33
S3 2
A41
S4 15
B111
B27
B34
B416
C013
C4 14
U3
74LS83
BAT2
5V
1
2
3
U4:A
74LS86
4
5
6
U4:B
74LS86
9
10
8
U4:C
74LS86
12
13
11
U4:D
74LS86
D6
LED-RED
D7
LED-YELLOW
D8
LED-GREEN
D9
LED-BLUE
D10
LED-BIGY
SW9
SW-SPDT
SW10
SW-SPDT
SW11
SW-SPDT
SW12
SW-SPDT
SW13
SW-SPDT
SW14
SW-SPDT
SW15
SW-SPDT
SW16
SW-SPDT
FULL SUBTRACTOR 4 BIT
-
8/18/2019 Praksisdig 4 - Full Adder Dan Ful Substruction 4bit
7/20
-
8/18/2019 Praksisdig 4 - Full Adder Dan Ful Substruction 4bit
8/20
0 0 1 0 1 1 0 0 1 1 1 1 0 0
0 0 0 1 1 0 0 1 0 0 1 0 1 0
0 0 0 1 1 0 1 0 1 1 0 0 0 0
b. Full Subtractor 4 Bit
1. Pengurangan Hasil Positf
Input (Masukan) Output (Keluaran)
FotoCi
A B O (LED)Co
A3 A2 A1 A0 B3 B2 B1 B0 O3 O2 O1 O0
1 0 1 0 0 0 0 1 0 0 0 1 0 1
-
8/18/2019 Praksisdig 4 - Full Adder Dan Ful Substruction 4bit
9/20
1 1 0 0 1 0 0 1 1 0 1 1 0 1
1 1 0 1 1 0 1 1 1 0 1 0 0 1
1 1 1 0 1 0 1 0 0 1 0 0 1 1
2. Pengurangan Hasil Negatif
Input (Masukan) Output (Keluaran)
FotoCi
A B O (LED)Co
A3 A2 A1 A0 B3 B2 B1 B0 O3 O2 O1 O0
1 0 0 1 1 0 1 1 1 1 1 0 0 0
-
8/18/2019 Praksisdig 4 - Full Adder Dan Ful Substruction 4bit
10/20
1 0 1 0 0 1 1 0 0 1 0 0 0 0
1 1 1 0 0 1 1 0 1 1 1 1 1 0
1 0 0 1 1 0 1 0 0 1 1 1 1
F. ANALISIS DATA
1. Full Adder 4 Bit
Input (Masukan) Output (Keluaran)
CiA B O (LED)
A3 A2 A1 A0 B3 B2 B1 B0 O3 O2 O1 O0 Co
0 1 0 0 0 8 1 0 0 0 8 0 0 0 0 1 16 8 + 8 = 16
0 0 1 1 0 6 0 1 1 1 7 1 1 0 1 0 13 6 + 7 = 13
0 0 1 0 1 5 1 0 0 1 9 1 1 1 0 0 14 5 + 9 = 14
0 0 0 1 1 3 0 0 1 0 2 0 1 0 1 0 5 3 + 2 = 5
0 0 0 1 1 3 0 1 0 1 5 1 0 0 0 0 8 3 + 5 = 8
-
8/18/2019 Praksisdig 4 - Full Adder Dan Ful Substruction 4bit
11/20
a. 8 + 8 = 16
8 A 1 0 0 0
8 B 1 0 0 0 +16 1 0 0 0 0
b. 6 + 7 = 13
1 1
6 A 0 1 1 0
7 B 0 1 1 1 +
13 0 1 1 0 1
c. 5 + 9 = 14
1
5 A 0 1 0 1
9 B 1 0 0 1 +
14 0 1 1 1 0
d. 3 + 2 = 5
13 A 0 0 1 1
2 B 0 0 1 0 +
5 0 0 1 0 1
e. 3 + 5 = 8
1 1 1
3 A 0 0 1 1
5 B 0 1 0 1 +
8 0 1 0 0 0
-
8/18/2019 Praksisdig 4 - Full Adder Dan Ful Substruction 4bit
12/20
2. Full Subtractor 4 Bi t
a. (Hasil Pengurangan Positi f)
a. 4 – 2 = 2
2 B 0 0 1 0
1
K1 1 1 0 1
1 +
K2 1 1 1 0
1
4 A 0 1 0 0
2 K2 1 1 1 0 +
2 1 0 0 1 0
b. 9 – 3 = 6
3 B 0 0 1 1
K1 1 1 0 0
1 +
K2 1 1 0 1
1
9 A 1 0 0 1
3 K2 1 1 0 1 +
6 1 0 1 1 0
Input (Masukan) Output (Keluaran)
CiA B O (LED)
A3 A2 A1 A0 B3 B2 B1 B0 O3 O2 O1 O0 Co
0 0 1 0 0 4 0 0 1 0 2 0 0 1 0 0 2 4 - 2 = 2
0 1 0 0 1 9 0 0 1 1 3 0 1 0 1 0 6 9 - 3 = 6
0 1 0 1 1 11 0 1 1 1 7 0 1 0 0 0 4 11 - 7 = 4
0 1 1 0 1 13 0 1 0 0 4 1 0 0 1 0 9 13 – 4 = 9
-
8/18/2019 Praksisdig 4 - Full Adder Dan Ful Substruction 4bit
13/20
c. 11 – 7 = 4
7 B 0 1 1 1
K1 1 0 0 0
1 +
K2 1 0 0 1
1 1
11 A 1 0 1 17 K2 1 0 0 1 +
4 1 0 1 0 0
d. 13 – 4 = 9
4 B 0 1 0 0
1 1
K1 1 0 1 1
1 +
K2 1 1 0 0
1
13 A 1 1 0 1
4 K2 1 1 0 0 +
9 1 1 0 0 1
b. (Hasil Pengurangan Negatif )
Input (Masukan) Output (Keluaran)
CiA B O (LED)
A3 A2 A1 A0 B3 B2 B1 B0 O3 O2 O1 O0 Co
0 0 1 0 0 3 0 0 1 0 7 0 0 1 0 0 -4 3 – 7 = -4
0 1 0 0 1 4 0 0 1 1 12 0 1 0 1 0 -8 4 – 12 = -8
0 1 0 1 1 8 0 1 1 1 13 0 1 0 0 0 -5 8 – 13 = -5
0 1 1 0 1 3 0 1 0 0 4 1 0 0 1 0 -1 3 – 4 = -1
-
8/18/2019 Praksisdig 4 - Full Adder Dan Ful Substruction 4bit
14/20
a. 3 – 7 = - 4
7 B 0 1 1 1
K1 1 0 0 0
1 +
K2 1 0 0 1
1 1
3 A 0 0 1 1
7 K2 1 0 0 1 +
-4 0 1 1 0 0
e. 4 – 12 = - 8
8 B 1 1 0 0
1 1
K1 0 0 1 1
1 +
K2 0 1 0 0
1
4 A 0 1 0 0
12 K2 0 1 0 0 +
-8 0 1 0 0 0
f. 8 – 13 = - 5
13 B 1 1 0 1
K1 0 0 1 0
1 +
K2 0 0 1 1
8 A 1 1 0 0
13 K2 0 0 1 1 +
-5 0 1 1 1 1
-
8/18/2019 Praksisdig 4 - Full Adder Dan Ful Substruction 4bit
15/20
g. 3 – 4 = - 1
4 B 0 1 0 0
1 1
K1 1 0 1 1
1 +
K2 1 1 0 0
3 A 0 0 1 1
4 K2 1 1 0 0 --1 0 1 1 1 1
G. PEMBAHASAN
Percobaan kali ini berjudul Rangkaian Full Adder dan Full Subtractor 4 Bit
dengan tujuan antara lain menyusun rangkaian penjumlah Full Adder dan
rangkaian pengurang Full Subtractor dari IC 74LS83 dan 74LS86 dan
membandingkan hasil praktikum keluaran (output) rangkaian penjumlah Full
Adder dan rangkaian pengurang Full Subtractor biner 4bit dengan analisa teori
penjumlahan dan pengurangan.
Rangkaian Full Adder 4 bit dan Full Subtructor 4 bit merupakan rangkaian
penjumlah dengan menggunakan IC 74LS83 dengan input sebanyak 4 bit dalam
satu IC dan IC 74LS86 sebagai gerbang EX-OR yang memiliki sifat dapat
digunakan sekaligus untuk penjumlahan dan pengurangan biner.
Penjumlahan biner 4 bit dilakukan dengan menjumlahkan setiap
masukannya dan diperoleh dari input A (A3, A2, A1, A0) dan input B (B3, B2, B1,
B0). Penjumlahan biner 4 bit dilakukan seperti penjumlahan biasa, dimana carry
1 menunjukkan negatif, dan carry 0 menunjukkan positif. Sebagai contoh untuk
penjumlahan biner 4 digit, Full adder 4 Bit :
-
8/18/2019 Praksisdig 4 - Full Adder Dan Ful Substruction 4bit
16/20
1 A 0 0 0 0 1
2 B 0 0 0 1 0 +
3 0 0 0 1 1
1
8 A 0 1 0 0 0
8 B 0 1 0 0 0 +
16 1 0 0 0 0
0 1 0 0 0 (input carry 0, menunjukkan positif).
Untuk penjumlahan biner 4 digit, apabila hasil penjumlahan diatas 15,
maka Carry Output yang muncul adalah 1.
Sedangkan pengurangan biner 4 bit dilakukan dengan mengurangkan setiap
masukannya dan diperoleh dari input A (A3, A2, A1, A0) dan input B (B3, B2, B1,
B0). Akan tetapi, pengurangan biner 4 bit dilakukan tidak seperti penjumlahan
biasa, sebagaimana pada rangkaian Full Adder 4 bit. Pengurangan biner dilakukan
dengan membuat pengurang menjadi komplemen 2-an, dengan carry 1
menunjukkan negatif, dan carry 0 menunjukkan positif. Sebagai contoh untuk penjumlahan biner 4 digit, Full Subtractor 4 Bit :
Misalkan, 11 - 7 = 4.
7 B 0 0 1 1 1
K1 1 1 0 0 0
1 +
K2 1 1 0 0 1
1 1 1
11 A 0 1 0 1 1
7 K2 1 1 0 0 1 +
4 0 0 1 0 0
Dimana, 1 – 7 = 4. Operasi diatas, merupakan hasil pengurangan yang
berbentuk positif.
-
8/18/2019 Praksisdig 4 - Full Adder Dan Ful Substruction 4bit
17/20
Berikut merupakan operasi pengurangan biner yang memiliki hasil negatif.
Misalkan, 3 - 4 = -1
4 B 1 0 1 0 0
1 1 K1 0 1 0 1 1
1 +
K2 1 1 1 0 0
1 1
1 1
3 A 0 0 0 1 1
4 K2 0 1 1 0 0 -
-1 0 1 1 1 1
Negatif 4 (-4) di komplemen 1 kan dengan menegasikan bilangan (dibalik),
kemudian di komplemen 2 kan dengan menambahkannya dengan digit 1. Operasi
pengurangan mengurangkan yang dikurangi dengan komplemen 2 an.
Hasil diatas di komplemenkan secara terbalik, untuk mengetahui hasil -1.
1 1
K1 1 0 0 0 0
1
1 0 0 0 1 +
Berdasarkan Percobaan yang telah dilakukan sesuai dengan Poin
D. LANGKAH PERCOBAN maka praktikan memperoleh hasil data
seperti pada poin E. DATA PERCOBAAN, dari data tersebut praktikan
mencoccokkan data percobaan dengan analisa perhitungan secara teori
seperti pada poin F. ANALISA DATA.
Hasil analisa data menunjukkan bahwa untuk rangkaian memiliki
hasil yang sama antara percobaan dan teori.
H. KESIMPULAN
Berdasarkan percobaan yang telah dilakukan, praktikan dapat menyimpulkan
sebagai berikut :
-
8/18/2019 Praksisdig 4 - Full Adder Dan Ful Substruction 4bit
18/20
1. Rangkaian penjumlah Full Adder dan rangkaian pengurang Full
Subtractor dari IC 74LS83 dan 74LS86.
a. Rangkaian Full Adder 4 Bit
b. Rangkaian Full Adder 4 Bit
A110
S1 9
A28
S2 6
A33
S3 2
A41
S4 15
B111
B27
B34
B416
C013
C4 14
U1
74LS83
BAT1
5V
1
2
3
U2:A
74LS86
4
5
6
U2:B
74LS86
9
10
8
U2:C
74LS86
12
13
11
U2:D
74LS86
D1
LED-RED
D2
LED-YELLOW
D3
LED-GREEN
D4
LED-BLUE
D5
LED-BIGY
SW1
SW-SPDT
SW2
SW-SPDT
SW3
SW-SPDT
SW4
SW-SPDT
SW5
SW-SPDT
SW6
SW-SPDT
SW7
SW-SPDT
SW8
SW-SPDT
-
8/18/2019 Praksisdig 4 - Full Adder Dan Ful Substruction 4bit
19/20
2.
Hasil praktikum keluaran (output) rangkaian penjumlah Full Adder dan
rangkaian pengurang Full Subtractor biner 4bit dengan analisa teori
penjumlahan dan pengurangan sama atau sesuai.
1. DAFTAR PUSTAKA
Albert, Paul & Tjia. 1994. Elektronika Komputer Digital & Pengantar
Komputer Edisi 2. Jakarta : Erlangga.
A110
S1 9
A28
S2 6
A33
S3 2
A41
S4 15
B111
B27
B34
B416
C0
13
C4
14
U3
74LS83
BAT2
5V
1
2
3
U4:A
74LS86
4
5
6
U4:B
74LS86
9
10
8
U4:C
74LS86
12
13
11
U4:D
74LS86
D6
LED-RED
D7
LED-YELLOW
D8
LED-GREEN
D9
LED-BLUE
D10
LED-BIGY
SW9
SW-SPDT
SW10
SW-SPDT
SW11
SW-SPDT
SW12
SW-SPDT
SW13
SW-SPDT
SW14
SW-SPDT
SW15
SW-SPDT
SW16
SW-SPDT
FULL SUBTRACTOR 4 BIT
-
8/18/2019 Praksisdig 4 - Full Adder Dan Ful Substruction 4bit
20/20
Kasmawan, Antha.2010. Penuntun Praktikum Elektronika 2. Jimbaran
: Unud.
Kurniawan, Fredly. 2005. Sistem Digital Konsep & Aplikasi.
Yogyakarta : Gava Media.
Pangariwibowo, Kariyanto. (Tidak ada Tahun). Perancanaan Sistem
Digital . Pusat Pengembangan Bahan Ajar, Universitas Mercu Buana. (Modul
Online) diakses 10 Maret 2016, pukul 17:23 WIB.
Sumarna. 2016. Petunjuk Praktikum Sisitem Digital . Yogyakarta :