PED 2002-03 5.1

CIRCUITOS DIGITALES

• Definiciones

• Escalas de integración

• Familias lógicas

Universidad del País Vasco Departamento de Arquitectura y Tecnología de Computadoresehuupv

eman ta zabal zazu

PED 2002-03 5.2

Definiciones

• Señal digital: señal discreta que sólo puede tomar ciertos valores• Señal digital binaria: sólo dos valores, VH y VL

• Circuitos que vamos a ver: VH = 5 V , VL = 0 V• Correspondencia: valor físico valor lógico

señal digital binaria

t

v

VH

VL

señal analógicav

t

PED 2002-03 5.3

Definiciones

• Circuito digital: procesa señales digitales• Puertas lógicas: tensión salida función de la/s tensión/es de entrada• Necesita estar alimentada.

Entrada SalidaPuerta lógicaVE VS

V

• Tabla de verdad: expresa relación tensión entrada y salida• Intervalos de las tensiones: criterio de proximidad

"0" lógico

"1" lógico

Intervalo indefinido

Intervalos de salida Intervalos de entrada

"0" lógico

"1" lógico

Intervalo indefinido

V IH

V IL

VOL

VOH

Ten

sió

n

PED 2002-03 5.4

Inversor LH L

HNOT

VS VE +5 V

S E VS VE

ANDL LL

LH

HH H

LLLH

VEA VEB VS +5 V

S

B

AVEA

VEB

VS

L LL

LH

HH H

L

H

OR HH

VEA VEB VS +5 V

S A

B

VEA

VEB

VS

LH

IdentidadHL

VE VS +5 V(Buffer, driver)

S E VS VE

PED 2002-03 5.5

Escalas de integración

• Circuito integrado: distintos componentes integrados en un trozo de silicio

• Escala de integración: nº aproximado de componentes dentro del chip– SSI (10), MSI (100), LS (miles), VLSI (millones)

+5V

VS

VE

1 2 3 4 5 6 GND

8910111213VCC

PED 2002-03 5.6

Familias lógicas• Distintos componentes, distintas familias• DL, Diode Logic

– apenas se utiliza

AND

S

+5 V

A

B+

+

+

–– –

VEA

VEB

VS

• DTL, Diode Transistor Logic

NAND

A

B

+

+

+

+5 V

– – –

S

VEA

VEB

VS

PED 2002-03 5.7

Familias lógicas• RTL, Resistor Transistor Logic

NOT

• TTL, Transistor Transistor Logic– Transistor multiemisor– Rápidos– Consumo potencia alto

NAND

+

+

+5V

– –

E VS

VE

S

B C

B

C E1

E2

E1E2

AB

+

++

+5 V

–– –

S

VEA VEB

VS

PED 2002-03 5.8

Familias lógicas• NMOS

– Menor potencia

NOT

• CMOS: transistores NMOS y PMOS– Más lentas que TTL– Más pequeñas– Consumo potencia bajo

NOT

E

S

++

+5 V

– –

GN

SN

DN

VSVE

S

+

+

+5 V

– –

DU

SU

GU

GN

SN

DN

E VS

VE

E

S

+

+

+5 V

PMOS

NMOS

– –

GN

SN

DN

GP

DP

SP

VSVE

PED 2002-03 5.9

Transistores bipolares en las puertas lógicas

• Dos tensiones: H, L. Dos zonas de funcionamiento: corte y saturación• Esquema ideal

CORTE

VBE 0,7

SATURACIÓN

+

+

+5V

– –

E VS

VE

S

+

+

+5V

– –

E VS

VE

S

0.7

0.5

PED 2002-03 5.10

Transistores NMOS en las puertas lógicas

• Dos tensiones: H, L. Dos zonas de funcionamiento: corte y zona óhmica• Esquema ideal, VT >0

CORTE

VGS VT

ZONA ÓHMICA

VGS VT

E

S

++

+5 V

– –

GN

SN

DN

VSV

E

E

S

++

+5 V

– –

GN

SN

DN

VSV

E

PED 2002-03 5.11

Transistores PMOS en las puertas lógicas

• Dos tensiones: H, L. Dos zonas de funcionamiento: corte y zona óhmica• Esquema ideal, VT < 0

CORTE

VGS VT

ZONA ÓHMICA

VGS VT

E

S

++

+5 V

– –

G

S

D

VS

VE

E

S++

+5 V

– –

GS

DV

SVE

PED 2002-03 5.12

Lógica CMOS

E

S

+

+

+5 V

PMOS

NMOS

– –

GN

SN

DN

GP

DP

SP

VSVE

E

S

+

+

+5 V

PMOS

NMOS

– –

GN

SN

DN

GP

DP

SP

VSVE

E

S

+

+

+5 V

– –

GN

SN

DN

GP

DP

SP

VSVE

VE= 5V

E

S

+

+

+5 V

– –

GN

SN

DN

GP

DP

SP

VSVE

VE= 0V