012-mat siswa order tinggi

Upload: doni-purnama-rochadie

Post on 03-Mar-2016

23 views

Category:

Documents


0 download

DESCRIPTION

012-Mat Siswa Order Tinggi

TRANSCRIPT

  • ISSUED - 4/17/2004 11

    Training Center

    MULTIPLEX PDH( PLESIOCHRONOUS DIGITAL HIERARCHY)

  • ISSUED - 4/17/2004 22

    Training Center

    Gambar Hierarchy PDH menurut Rekomendasi ITU-T (Standard Eropa)

    4

    3

    2

    1

    4

    3

    2

    1

    4

    3

    2

    1

    4

    3

    2

    1

    1

    30BR = 2.048 Kb/s - 30 Kanal

    BR = 8.448 Kb/s - 120 Kanal

    BR = 34.368 Kb/s - 480 Kanal

    BR = 139.264 Kb/s 1.920 Kanal

    Mux Dig Order-1 (PCM)

    Mux Dig Order-3

    Mux Dig Order-2

    Mux Dig Order-4

    4

    3

    2

    1

    4

    3

    2

    1

    1

    30

    MULTIPLEX PDH( PLESIOCHRONOUS DIGITAL HIERARCHY)

  • ISSUED - 4/17/2004 33

    Training Center

    MULTIPLEX PDH; DIBAGI MENJADI 2 KELOMPOK :

    1. ORDER RENDAH (LOW ORDER)

    Sering juga disebut sebagai Order Pertama atau yang paling populer disebut PCM-30

    2. ORDER TINGGI (HIGH ORDER)

    Terdiri dari Order-2, Order-3 dan Order-4

  • ISSUED - 4/17/2004 44

    Training Center

    ORDER TINGGI (HIGH ORDER)(PDH Order-2, Order-3 dan Order-4)

  • ISSUED - 4/17/2004 55

    Training Center

    PDH Order Tinggi

    Penghubung antar Sentral Digital

    SentralDigital

    PDH Order Tinggi

    SentralDigital

    KONFIGURASI PDH ORDER TINGGI

  • ISSUED - 4/17/2004 66

    Training Center

    PDH Order Tinggi

    Penghubung antara Sentral dengan RK/Pelanggan

    SentralDigital

    PDH Order Tinggi RK

    KONFIGURASI PDH ORDER TINGGI

  • ISSUED - 4/17/2004 77

    Training Center

    SentralDigital

    1

    2

    3

    n

    PDH Order Tinggi

    1

    2

    3

    30

    PerangkatTransmisi

    Penghubung Antara Sentral Digital dengan Perangkat Transmisi

    KONFIGURASI PDH ORDER TINGGI

  • ISSUED - 4/17/2004 88

    Training Center

    Gambar Block Diagram Multiplexing

    HDB-3Unipolar

    NRZ

    PembangkitFrekwensi

    ClockOSC

    Frame Pattern

    In1Buffer

    Memory

    Multiplex

    HDB-3Unipolar

    NRZ

    In2Buffer

    Memory

    HDB-3Unipolar

    NRZ

    In3Buffer

    Memory

    HDB-3Unipolar

    NRZ

    In4Buffer

    Memory

    HDB-3

    UnipolarNRZ

    CMI

    UnipolarNRZ

    Output

    Arah Kirim

    BLOCK DIAGRAM MULTIPLEXING

  • ISSUED - 4/17/2004 99

    Training Center

    1. Konverter HDB-3/Unipolar NRZ.

    Mengubah sinyal HDB-3 Bipolar menjadi sinyal UnipolarNRZ.

    2. Buffer Memory.

    Menyamakan kecepatan bit dari 4 deretan sinyal paralel yang masuk.

    3. Multiplexing.

    Menggabungkan setiap 4 input sinyal digital paralel, menjadisatu deretan sinyal digital serial dengan kecepatan4 x kecepatan bit sinyal yang masuk.

    FUNGSI

  • ISSUED - 4/17/2004 1010

    Training Center

    4. Konverter Unipolar NRZ/HDB-3.

    Mengubah sinyal Unipolar NRZ hasil multiplexing menjadisinyal :

    a. Bipolar HDB-3, untuk PDH Order-II dan Order-III,b. Bipolar CMI untuk Order-IV.

    FUNGSI BLOCK DIAGRAM MULTIPLEXING ( lanjutan)

  • ISSUED - 4/17/2004 1111

    Training Center

    1. KONVERTER HDB-3/UNIPOLAR NRZ.

    Berfungsi untuk mengubah sinyal HDB-3 Bipolar menjadiSinyal Unipolar NRZ (Sinyal Binary).

    Sinyal yang diterima dari perangkat sebelumnya adalah sinyal dengan kode saluran HDB-3 Bipolar; oleh rangkaianKonverter HDB-3/Unipolar NRZ, sinyal HDB-3 Bipolar inidiubah menjadi sinyal Unipolar NRZ, atau sinyal Binary.

    HDB-3 Bipolar Unipolar NRZ

    GAMBAR KONVERSI HDB-3/UNIPOLAR NRZ

    HDB-3

    -

    + 0 1 0 1 1 0 1 0+ 0 1 0 1 1 0 1 0

    -

    UNIP. NRZ

    CARA KERJA

  • ISSUED - 4/17/2004 1212

    Training Center

    2. BUFFER MEMORY.

    Berfungsi untuk menyamakan kecepatan sinyal Unipolar NRZ (Sinyal Binary), dengan kecepatan sinyal Unipolar NRZ lainnya.

    Buffer Memory akan menyimpan sinyal Unipolar NRZ keluarandari konverter HDB-3/Unipolar NRZ; dan kemudian Buffer Memory ini akan mengeluarkan sinyal yang disimpannyaberdasarkan clock baca yang datang dari PembangkitFrekwensi Clock.

    Dalam hal ini ke-4 Buffer Memory akan menerima clock bacayang berasal dari sumber yang sama, sehingga keluaran dari Buffer Memory akan berupa sinyal yang sudah synchronantara satu dengan yang lainnya.

    Lihat Gambar berikut.

  • ISSUED - 4/17/2004 1313

    Training Center

    PembangkitFrekwensi

    ClockOSC

    Buffer Memory

    SinyalUnipolar NRZ Sinyal

    Unipolar NRZ

    1

    2

    3

    4

    Gambar Proses Synchronisasi

    Clock Tulis

    Clock Baca

  • ISSUED - 4/17/2004 1414

    Training Center

    3. MULTIPLEX.

    Berfungsi menggabungkan 4 sinyal digital yang sudahdisynchronkan oleh Buffer Memory menjadi 1 deretansinyal serial; untuk addres mana kanal 1, 2, 3, dan manakanal 4, pada deretan 4 sinyal serial ini akan ditambahkanbit-bit FAS.

    Proses Multiplexing pada Multiplex digital Order Tinggi berjalan secara bit-by-bit interleaving, dimana setiap 4 bit dari 4 kanal akan membentuk 1 word (1 TS).

    Lihat Gambar berikut.

  • ISSUED - 4/17/2004 1515

    Training Center

    MULTIPLEX

    Kanal 1 : a1 a2 a3 a4 a5 a6 a7 a8

    Kanal 2 : b1 b2 b3 b4 b5 b6 b7 b8

    Kanal 3 : c1 c2 c3 c4 c5 c6 c7 c8

    Kanal 4 : d1 d2 d3 d4 d5 d6 d7 d8

    a1 b1 c1 d1 a2 b2 c2 d2 a3 b3 c3 d3

    1 word/TS 1 word/TS 1 word/TS

    Gambar Prinsip Multiplexing pada PDH Order Tinggi

  • ISSUED - 4/17/2004 1616

    Training Center

    4. KONVERTER UNIPOLAR NRZ/BIPOLAR.

    Sinyal hasil multiplexing adalah sinyal Unipolar Non Return to Zero (NRZ).

    Sinyal ini sebelum ditransmisikan harus diubah terlebihdahulu menjadi sinyal bipolar :

    a. HDB-3, untuk PDH Order-2 dan Order-3

    b. CMI, untuk PDH Order-4

    Lihat Gambar Berikut.

  • ISSUED - 4/17/2004 1717

    Training Center

    UnipolarNRZ

    -

    + 0 1 0 1 1 0 1 0 + 0 1 0 1 1 0 1 0

    -

    HDB-3 Bipolar

    Gambar UNIPOLAR NRZ/HDB-3

    HDB-3 UnipolarNRZ

    H 0 1 0 1 1 0 1 0

    L

    CMI BipolarUnipolarNRZ

    -

    + 0 1 0 1 1 0 1 0

    CMI UnipolarNRZ

    Gambar UNIPOLAR NRZ/CMI

  • ISSUED - 4/17/2004 1818

    Training Center

    5. PEMBANGKIT FREKWENSI CLOCK.

    Berfungsi untuk membangkitkan frekwnesi clock yang dibutuhkan untuk seluruh proses pada arah kirim.

    6. FRAME PATTERN.

    Berfungsi membangkitkan bit-bit Frame Alignment Signal, dimana :

    - Untuk Order - II dan Order - III bit-bit FAS sebanyak10 bit, dengan susunan adalah 1111010000

    - Untuk Order - IV bit-bit FAS sebanyak 12bit, dengan susunan adalah 111110100000

    7. OSCILLATOR.

    Berfungsi sebagai pembangkit utama dari frekwensi clock, yang biasanya berupa X-tall Oscillator.

  • ISSUED - 4/17/2004 1919

    Training Center

    8. STRUKTUR FRAME.

    Susunan frame multiplex PDH ini dapat kita bedakanmenjadi 3 (tiga), yaitu :

    1) Struktur Frame Multiplex PDH 8,448 Mbit/s

    2) Struktur Frame Multiplex PDH 34,368 Mbit/s

    3) Struktur Frame Multiplex PDH 139,264 Mbit/s

  • ISSUED - 4/17/2004 2020

    Training Center

    1). Struktur Frame Multiplex digital Order-2 (1)

    Gambar Deretan Sinyal Tributary - 1 s/d Tributary 4 (Input Multiplexing/Output Demultiplexing)

    Tributary-1

    1 2 3 4 53 54 55 106 107108 159 160 162 212

    1 0 0 a1C1

    a51

    a102

    C2

    a103

    FAS Informasi Informasi Informasi Informasi

    161

    a50

    a154

    C3

    V a155

    a205

    Tributary-2

    1 2 3 4 53 54 55 106 107 108 159 160 160 212

    1 0 0 b1C1

    b51

    b102

    C2

    b103

    FAS Informasi Informasi Informasi Informasi

    161

    b50

    b154

    C3

    V b155

    b205

    Tributary-3

    1 2 3 4 53 54 55 106 107 108 159 160 162 212

    1 0 X c1C1

    c51

    c102

    C2

    c103

    FAS Informasi Informasi Informasi Informasi

    161

    c50

    c154

    C3

    V c155

    c205

    Tributary-2

    1 2 3 4 53 54 55 106 107 108 289 160 162 212

    1 0 Y d1C1

    d51

    d102

    C2

    d103

    FAS Informasi Informasi Informasi Informasi

    161

    d50

    d154

    C3

    V d155

    d205

  • ISSUED - 4/17/2004 2121

    Training Center

    1 FRAME = 848 BIT

    BIT1 - BIT 212

    SET-1 SET-2 SET-3 SET-4

    SET-1

    1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 209 210 211 212FAS

    INFORMASI

    a1 b1 c1 d1 a50

    XY1

    1 0 1 0 0 0 01 1 1 b50

    c50

    d50

    SET-2

    1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 209 210 211 212INFORMASI

    a102

    C14

    a51

    b51

    c51

    d51

    C11

    C12

    C13

    b102

    c102

    d102

    a52

    b52

    c52

    d52

    a53

    b53

    c53

    d53

    SET-3

    1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 209 210 211 212INFORMASI

    a154

    C24

    a103

    b103

    c103

    d103

    C21

    C22

    C23

    b154

    c154

    d154

    a104

    b104

    c104

    d104

    a105

    b105

    c105

    d105

    SET-4

    1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 209 210 211 212INFORMASI

    a205

    C34

    V1 V2 V3 V4C31

    C32

    C33

    b205

    c205

    d205

    a155

    b155

    c155

    d155

    a156

    b156

    c156

    d156

    C3

    C2

    V

    Gambar Struktur Frame 8448 Kbit/s (Keluaran Multiplexing/Masukan Demultiplexing)

    1). Struktur Frame Multiplex digital Order-2 (2)

    BIT1 - BIT 212 BIT1 - BIT 212 BIT1 - BIT 212

  • ISSUED - 4/17/2004 2222

    Training Center

    2). Struktur Frame Multiplex digital Order-3 (1)

    Gambar Deretan Sinyal Tributary - 1 s/d Tributary 4 (Input Multiplexing/Output Demultiplexing)

    Tributary-1

    1 2 3 4 96 97 98 193 194 195 289 290 292 384

    1 0 0 a1 c1 a94

    a188 c2

    a189

    FAS Informasi Informasi Informasi Informasi

    291

    a93

    a284 c3 v

    a285

    a377

    Tributary-2

    1 2 3 4 96 97 98 193 194 195 289 290 292 384

    1 0 0 b1 c1 b94

    b188 c2

    b189

    FAS Informasi Informasi Informasi Informasi

    291

    b93

    b284 c3 v

    b285

    b377

    Tributary-3

    1 2 3 4 96 97 98 193 194 195 289 290 292 384

    1 0 X c1 c1 c94

    c188 c2

    c189

    FAS Informasi Informasi Informasi Informasi

    291

    c93

    c284 c3 v

    c285

    c377

    Tributary-2

    1 2 3 4 96 97 98 193 194 195 289 290 292 384

    1 0 Y d1 c1 d94

    d188 c2

    d189

    FAS Informasi Informasi Informasi Informasi

    291

    93 d

    284 c3 vd

    285d

    377

  • ISSUED - 4/17/2004 2323

    Training Center

    1 FRAME = 1536 BIT

    BIT1 - BIT 384

    SET-1 SET-2 SET-3 SET-4

    SET-1

    1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 381 382 383 384FAS

    INFORMASI

    a1 b1 c1 d1 a93

    XY1

    1 0 1 0 0 0 01 1 1 b93

    c93

    d93

    SET-2

    1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 381 382 383 384INFORMASI

    a188

    C14

    a94

    b94

    c94

    d94

    C11

    C12

    C13

    b188

    c188

    d188

    a94

    b94

    c94

    d94

    a95

    b95

    c95

    d95

    SET-3

    1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 381 382 383 384INFORMASI

    a284

    C24

    a189

    b189

    c189

    d189

    C21

    C22

    C23

    b284

    c284

    d284

    a190

    b190

    c190

    d190

    a191

    b192

    c193

    d194

    SET-4

    1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 381 382 383 384INFORMASI

    a377

    C34

    V1 V2 V3 V4C31

    C32

    C33

    b377

    c377

    d377

    a285

    b285

    c285

    d285

    a286

    b286

    c286

    d286

    C3

    C2

    V

    Gambar Struktur Frame 34368 Kbit/s (Keluaran Multiplexing/Masukan Demultiplexing)

    2). Struktur Frame Multiplex digital Order-3 (2)

    BIT1 - BIT 384 BIT1 - BIT 384 BIT1 - BIT 384

  • ISSUED - 4/17/2004 2424

    Training Center

    3). Struktur Frame Multiplex digital Order-4 (1)

    Gambar Deretan Sinyal Tributary - 1 s/d Tributary 4 (Input Multiplexing/Output Demultiplexing)

    Tributary-1

    4 5 122 123 124 244 245 246 366 367 369 4881 2 3

    1 0 0 X c1 a94

    a188

    c2 a189

    FAS Informasi Informasi Informasi Informasi

    a93

    a284

    c3 a285

    a481

    a1

    490 610

    a608

    489

    c4 a482

    a609

    c5 V a722

    611 612 613 732

    Informasi Informasi

    Tributary-2

    4 5 122 123 124 244 245 246 366 367 369 4881 2 3

    1 0 0 Y b1 b94

    b188

    c2 b189

    FAS Informasi Informasi Informasi Informasi

    a93

    b284

    c3 b285

    b481

    b1

    490 610

    b608

    489

    c4 b482

    b609

    c5 V b722

    611 612 613 732

    Informasi Informasi

    Tributary-3

    4 5 122 123 124 244 245 246 366 367 369 4881 2 3

    1 0 0 Y c1 c94

    c188

    c2 c189

    FAS Informasi Informasi Informasi Informasi

    c93

    c284

    c3 c285

    c481

    c1

    490 610

    c608

    489

    c4 c482

    c609

    c5 V c722

    611 612 613 732

    Informasi Informasi

    Tributary-4

    4 5 122 123 124 244 245 246 366 367 369 4881 2 3

    1 0 0 Y b1 d94

    d188

    c2 d189

    FAS Informasi Informasi Informasi Informasi

    d93

    d284

    c3 d285

    d481

    d1

    490 610

    d608

    489

    c4 d482

    d609

    c5 V d722

    611 612 613 732

    Informasi Informasi

  • ISSUED - 4/17/2004 2525

    Training Center

    1 FRAME = 2928 BIT

    SET-1 SET-2

    SET-1

    Gambar Struktur Frame 139264 Kbit/s (Keluaran Multiplexing/Masukan Demultiplexing)

    3). Struktur Frame Multiplex digital Order-4 (2)

    1 set = 488 bit (BIT1-BIT488) 1 set = 488 bit (BIT1-BIT488)

    SET-3

    1 set = 488 bit (BIT1-BIT488)

    SET-4

    1 set = 488 bit (BIT1-BIT488)

    SET-4

    1 set = 488 bit (BIT1-BIT488)

    SET-6

    1 set = 488 bit (BIT1-BIT488)

    1 2 3 4 5 6 7 8 485 486 487 488C1 INFORMASI

    c119

    d119

    a239

    C14

    C11

    C12

    C13

    b239

    c239

    d239

    a119

    b119

    SET-2

    1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 485 486 487 488FAS INFORMASI

    X Y1

    c1

    d1

    a118

    0 01 1 0 1 0 0 01 1 1 b118

    c118

    d118

    Y1

    Y1

    a1

    b1

    1 2 3 4 5 6 7 8 485 486 487 488C2 INFORMASI

    c240

    d240

    a360

    C24

    C21

    C22

    C23

    b360

    c360

    d360

    a240

    b240

    SET-3

    1 2 3 4 5 6 7 8 485 486 487 488C3 INFORMASI

    c361

    d361

    a481

    C34

    C31

    C32

    C33

    b481

    c481

    d481

    a361

    b361

    SET-4

    1 2 3 4 5 6 7 8 485 486 487 488C4 INFORMASI

    c482

    d482

    a608

    C44

    C41

    C42

    C43

    b608

    c608

    d608

    a482

    b482

    SET-5

    1 2 3 4 5 6 7 8 9 10 11 12 485 486 487 488C5 INFORMASI

    a722

    C54

    C51

    C52

    C53

    b722

    c722

    d722

    SET-5

    c609

    d609

    a609

    b609

    V

  • ISSUED - 4/17/2004 2626

    Training Center

    Gambar Block Diagram Demultiplexing

    OSC

    Frame Pattern

    Out 1 Buffer Memory

    DEMUX

    Out 2Buffer

    Memory

    Out 3Buffer Memor

    y

    UnipolarNRZ

    UnipolarNRZ

    UnipolarNRZ

    HDB-3

    HDB-3

    HDB-3

    HDB-3

    UnipolarNRZOut 4

    Buffer Memor

    y

    UnipolarNRZ

    CMI

    HDB-3

    UnipolarNRZ

    Input

    PLLClock Tulis

    Clock Baca

    PLL Clock Tulis

    Clock Baca

    PLL Clock Tulis

    Clock Baca

    PLL Clock Tulis

    Clock Baca

    PembangkitFrekwensi

    Clock

    Arah TerimaBLOCK DIAGRAM MULTIPLEXING

  • ISSUED - 4/17/2004 2727

    Training Center

    1. Konverter Bipolar/Unipolar NRZ.

    Mengubah sinyal yang diterima dari sinyal Bipolar :

    a. HDB-3 menjadi sinyal Unipolar NRZ; untuk PDH Order-II dan Order-III,

    b. CMI menjadi sinyal Unipolar NRZ; untuk Order-IV.

    2. Demultiplex.

    Memisahkan satu deretan sinyal Unipolar NRZ keluaranKonverter Bipolar/Unipolar NRZ menjadi empat deretansinyal paralel dengan kecepatan 1/4 x kecepatan bit sinyalyang masuk.

    FUNGSI

  • ISSUED - 4/17/2004 2828

    Training Center

    3. Buffer Memory.

    Mengubah kecepatan bit 4 deretan sinyalparalel keluaran dari demultiplex menjadisinyal dengan kecepatan bit output.

    4. Konverter Unipolar NRZ/HDB-3.

    Mengubah sinyal Unipolar NRZ menjadi sinyalHDB-3.

  • ISSUED - 4/17/2004 2929

    Training Center

    1. KONVERTER BIPOLAR/UNIPOLAR NRZ.

    Berfungsi untuk mengubah sinyal Bipolar:

    a. HDB-3 menjadi Sinyal Unipolar NRZ (SinyalBinary); untuk PDH Order-2 dan PDH Order-3.

    b. CMI menjadi Sinyal Unipolar NRZ (SinyalBinary); untuk PDH Order-4.

    Lihat Gambar Berikut.

    CARA KERJA

  • ISSUED - 4/17/2004 3030

    Training Center

    UnipolarNRZ

    -

    + 0 1 0 1 1 0 1 0 + 0 1 0 1 1 0 1 0

    -

    HDB-3 Bipolar

    GAMBAR KONVERSI BIPOLAR(HDB-3)/UNIPOLAR NRZ

    HDB-3 UnipolarNRZ

    H 0 1 0 1 1 0 1 0

    L

    CMI BipolarUnipolarNRZ

    -

    + 0 1 0 1 1 0 1 0

    CMI UnipolarNRZ

    GAMBAR KONVERSI BIPOLAR (CMI)/UNIPOLAR NRZ

  • ISSUED - 4/17/2004 3131

    Training Center

    2. DEMULTIPLEX.

    Berfungsi untuk memisahkan 1 deretan sinyal digital yang diterima menjadi 4 deretan sinyal paralel dengan kecepatan1/4 kali bit rate sinyal input.

    Dimana untuk menunjukkan posisi kanal 1, 2, 3, dan kanal 4, ditunjukan oleh bit-bit FAS yang akan dikeluarkan dari deretan sinyal serial yang diterima.

    Lihat Gambar Berikut.

  • ISSUED - 4/17/2004 3232

    Training Center

    Gambar Demultiplexing

    DEMULTIPLEX

    Kanal 1 : a1 a2 a3 a4 a5 a6 a7 a8

    Kanal 2 : b1 b2 b3 b4 b5 b6 b7 b8

    Kanal 3 : c1 c2 c3 c4 c5 c6 c7 c8

    Kanal 4 : d1 d2 d3 d4 d5 d6 d7 d8

    a1 b1 c1 d1 a2 b2 c2 d2 a3 b3 c3 d3

    1 word/TS 1 word/TS 1 word/TS

  • ISSUED - 4/17/2004 3333

    Training Center

    3. BUFFER MEMORY.

    Berfungsi untuk mengubah kecepatan sinyal Unipolar NRZ (Sinyal Binary) hasil Demultiplex menjadi sinyal UnipolarNRZ dengan kecepatan bit sinyal arah keluar (Output).

    Buffer Memory akan menyimpan sinyal Unipolar NRZ keluaran dari Demultiplex; dan kemudian Buffer Memory iniakan mengeluarkan sinyal yang disimpannya berdasarkanclock baca yang datang dari Pembangkit Frekwensi Clock.

    Dalam hal ini ke-4 Buffer Memory akan menerima clock bacayang mempunyai kecdepatan sama dengan kecepatan bit arahkeluar (sinyal Output).

    Lihat Gambar Berikut.

  • ISSUED - 4/17/2004 3434

    Training Center

    PembangkitFrekwensi

    Clock

    OSC

    Buffer Memory

    Sinyal UnipolarNRZ Keluar

    (Sinyal Output)

    Sinyal UnipolarNRZ keluaranDemultiplex

    1

    2

    3

    4

    Gambar Proses Synchronisasi

    Clock Tulis

    Clock Baca

    PLL

  • ISSUED - 4/17/2004 3535

    Training Center

    4. KONVERTER UNIPOLAR NRZ/HDB-3.

    Sinyal keluaran Buffer Memory adalah sinyal Unipolar Non Return to Zero (NRZ).

    Sinyal ini sebelum ditransmisikan sebagai sinyal keluaran ke Order berikutnya, terlebih dahulu harus diubah menjadi sinyal bipolar HDB-3.

    Proses ini dilakukan oleh Pengubah sinyal Unipolar NRZ menjadi SinyalBipolar HDB-3.

    Lihat Gambar Berikut :

    HDB-3 Bipolar Unipolar NRZ

    GAMBAR KONVERSI HDB-3/UNIPOLAR NRZ

    -

    + 0 1 0 1 1 0 1 0+ 0 1 0 1 1 0 1 0

    -

    HDB-3

    UNIP. NRZ

  • ISSUED - 4/17/2004 3636

    Training Center

    1. KODE HDB-3 (HIGH DENSITY BIPOLAR - 3 LEVELS)

    Kode HDB-3 digunakan pada sinyal dengan kecepatan2048 Kbit/s, 8448 Kbit/s dan 34368 Kbit/s.

    Aturan pengkodean menurut Kode HDB-3 adalah sbb. :

    1) Disini ada 3 kondisi tegangan; yaitu tegangan positif, tegangan negatif dan tegangan nol Volt.

    2) Digit 1 akan dikodekan menjadi tegangan positifatau tegangan negatif secara bergantian.

    3) Digit 0 akan dikodekan menjadi tegangan 0 Volt. 4) Deretan digit 0 berturut-turut maksimum 3.

    LINE CODINGLINE CODING

  • ISSUED - 4/17/2004 3737

    Training Center

    5) Jika deretan digit 0 berturut-turut 4, ataukelipatannya; maka deretan 0 tersebut akan diubah

    menjadi :

    a) 000V+; jika polaritas bit 1 atau bit tambahansebelumnya adalah positif.

    b) 000V-; jika polaritas bit 1 atau bit tambahansebelumnya adalah negatif.

    c) B+ 00 V+; jika polaritas bit 1 atau bit tambahan sebelumnya adalah negatif.

    d) B- 00 V-; jika polaritas bit 1 atau bit tambahansebelumnya adalah positif.

  • ISSUED - 4/17/2004 3838

    Training Center

    Gambar Konversi sinyal Unipolar menjadi HDB-3

    Sinyal Unipolar Non-Return to Zero (Sinyal Binery = 100 % duty cycle)

    Sinyal HDB-3 Non-Return to Zero (Sinyal Bipolar = 100 % duty cycle)

    Sinyal HDB-3 Return to Zero (Sinyal Bipolar = 50 % duty cycle)

    1 1 0 0 0 0 1 1 0 0 0 0 0 0 0 0 0 1

    Sinyal Unipolar Return to Zero (Sinyal Binery = 50 % duty cycle)

    +

    0

    -+

    0-

    +

    0-

    +0-

  • ISSUED - 4/17/2004 3939

    Training Center

    2. KODE CMI (CODED MARK INVERSION)

    Kode saluran ini digunakan pada sinyal dengan kecepatan : 140 Mbit/s.

    Aturan pengkodean menurut Kode CMI adalah sbb. :

    1) Disini terdapat dua kondisi; yaitu kondisi low level , dan kondisi high level.

    2) Digit 1 akan dikodekan menjadi satu periode penuh high level atau satu periode low level, secara bergantian.

    3) Digit 0 akan dikodekan menjadi :a. Setengah periode pertama low level.b. Setengah periode sisanya high level.

  • ISSUED - 4/17/2004 4040

    Training Center

    Gambar Konversi sinyal Unipolar menjadi sinyal CMI

    Sinyal Unipolar Non-Return to Zero (Sinyal Binery = 100 % duty cycle)

    Sinyal Unipolar Return to Zero (Sinyal Binery = 50 % duty cycle)

    1 1 0 0 0 0 1 1 0 0 0 0 0 0 0 0 0 1

    Sinyal dengan KodeCMI

    Sinyal dengan KodeCMI

    +

    0

    -+

    0-

    H

    L

    H

    L