rapxba eaba - repositorio digital - epn: página de...

pS^ Ví^^ -&••* ¿ V1

RAPXBA EABA

iT.esls previa a 'la obtención, del

título de .Xngentóre *sn ,1a espe—

clalljS'acápn :cle.\B,l,©ctxHfei.ca y T©

1'ecofntiELi cae iones de Xa

técnica

. Octubre .de .15?7j

.•>-•',- •-

Cer-tifxcQ que este trabajo íia sl

do reetlisado en 'su totalidad por

el señor Guillermo H0 Ledn S*

rt . Jacobson

DXKBGTOH DE

s Octubre de

(O

ÍIÍ

a

P R O L O G O

Bl present© trabajto abriga -Q- esperansa de ser digno del Znsti.

tuto .que me enrumbé en la senda del saber, la Bscuela Politéc-

nica Nacional-.

Como los Sistemas Digitales son ampliamente investigados por -

los estudiantes de la especialidad Electrónica y Telecomunica-

ciones de ,1a .£,. P» H. , dedicando poco tiempo al estudio del jaa

terial que abarca esta Tesis, estoy seguro que el trabajo desa

rrollado por la misma, será un reto muy estimulante, '£51 equi-

po construido y na. sido realisado cuidados ament e 9 para facili —

tar el conocimiento 3 manejo de Sistemas de Multiplicación, por

los estudiantes •

Deseo expresar mi agradecimiento al Doctor Kanti Hores Decano

de -la Facultad de Xngenierla Eléctrica y al Personal Docente -

de la ©scuela Politécnica Nacional » por el incentivo y conoci-

mientos cientifiao-nuraanos que nan sabido brindarme.

Agrade se o al xngeniero Herbert Jacobsons Director de la presen

te 'Tesis, quien, con su capacidad* voluntad y sacrificio, ha ne.

cb,o posible su oulminaeión*

Un agradecimiento especial a mi esposa. Ingeniera Piedad Alva-

res, por su abnegación y esfuerzo para, dar término al presente

e zrps SO.CTO sris -e .jretrprópae 'noo:sTCÍns aiab sacrpBd srtn

V

X N 0 I C E

Página

PROLOGO IV

INTRODUCCIÓN- ' 1

Capítulo Primero:- BXPGSXCXÓW DBI/ PROBLBH4 5

Capitulo Segundo; BSíTUkEG DE LOS JDXSTIOT0S SISTEMAS B í

MULTXPLrcAeXON • . 11

II.l Sistema, Básico 1.4

IX. 1.1 Explicación del Sistema Básico 14

IX* 1.2 Diagramas: del Sistema Básico para multiplic, 16

XX» S Sistema: Básicto utilizando métodos de suma -

rápida 24

XX. 2. a Principio de ah-orro de "llevada" para nzult¿

plicacián 24

IX.2,b Sumador, con ahorro de "llevada" 26

XX. 2* 1 Multiplicación mediante sumadores con aho—

rro de "llevada" 29

IX. 2. 2 Diagrama del sistema que usa sumadores con

ahorro de "llevada** 3O

II.3 - Métodos que reducen el núm@ro; de sumas nece;

sarias 32

II,3.a Multiplicación de números positivos con un

solo bit; cada ves 33

11,3.1 Método e¿ue reduce el número de sumas necesa

rias analizando el multiplicador en pares -

de bits 3

- VX -'

Página

MIX.3.1.a Métodos para, tratar pares de 11 del ulfei

plicador 35

XJ.3-.2 Método que reduce el núinero de sumas noce.

earias analizando tripletas múltiples 36

XX. 3* 3 Método que reduce el númerode sumas nee_e

sariás analizando el multiplicador cada -

cuatro o ra£s bits 39

XX*3.4 Desplazamientos, de ceros combinado con —

los métodos de multiplicando múltiple 4l

XX. 4 . Sistemas Especiales ¿fg

XX*4.1 Sistemas que utilisan raultipilcaeién ter-

naria 42

XX*4.1.1 Multiplicadores posi.ti 'oss Análisis por

pares; de bits . . 43

XX..4.1*l.a Casos especiales de números positivos 47

XX. 4.1* 2 Configuración del sistema q.ue utilisa mu^

tiplicación ternaria 48

XX» 4. 2 Método- más simple para la condición de

dos bits. Bn multiplicación ternaria 49

XX. 4. 2 Sistema de. multiplicación por desplana

miento de unos (ls) y ceros (Os) 54

XX. 4.2. a '/Teoría de hileras . 55

XX.4.2.b Multiplicador considerado como hileras a¿

temadas 57

XX,4.2.c Configuración del Sistesia 59

- vrr -'í '

Página

»2»d Meto da mejorado por desplazamientos ds ls

y Os ' ' 6 2

XX* 5 . Sis tenias para, teata.r números negativos 64

II*5«1 - Mulfclgi¿cácá.52a. ternaria 6%

XZ¿5"l*á Método;: más sár/ipla paira la cond-leién de deis

bits . . ,69

XZ-5-l-b Método que examina el multiplicador de is1-

qui^rda a deoreclia . . 7O

XX« 5 -1 - c Configuración del Sistema 72

XX.5»^^ Multiplicación de números negativos por —

dasplásámientos cíe ls y Os . 73

'i ' • • *' >XX-5«2â Método mejorado para multiplicación- de nu-

moroa, negativos . ' 7 5

XXo5.3 Método qú0 combina multiplicación ternaria '

y desplasamiento el© ls,. y Os 77

Capitulo Tercero: CALCUI¿) DSL T1BMPO WBC^SAHXO PARA'

MULTXPIrXCACIOIir 83

XXX* 1 Sistertía Básico • Bk

XXX.2 Sistemas Rápidos 88

XXX.3 Seâl críptica parâ cada sistema y cálculo

del tiezapq necesario paara su proceso 89

Capitulo Cuarto: DXSEÑO Y GOHS'TRÍ/GGXON DB.BOS BE LOS

SXSTJSMAS UOÍXMZAHDO CIRCUITOS XIÍTS-

GRABOS • ' 9 2

XV.1 Sistema Básico eon pocos elementos aritm. 93

- VXX±

XV. 1,1 Configuración del Sistema

XV. 1.1, a Circuito integrado SH?4l95 9#

XVM*l.b Circuito integrado SN7483A 1O2

XV. 1.2 . Unidad ole Control 10o

XV. 1.3 Xnt agracien del Sistema 109

XV'* 2 Sistema que ofrece mayor incremento de ve-

locidad en comparación con el. número de -

circuitos a utilizarse 117

XV. 2*1 -Circuito integrado Am 25Q5 120

XV. 2,2 unidad de Control 129

XV, 2. 3 integración del Sistema 131

XV» 3 Consideraciones básicas y mediciones de -

los tiempos necesarios parala multiplica-

ción. Número de entradas que dan el, tien-

po máximo - • 136

Capitulo Quinto; COMPARACIÓN UNIERE LOS ESTUDIOS TEÓ-

RICOS Y BXPERX ÍEOTAMIS. CONCLUSIONES 139

BXBLXOGRA&XA

F I G U R A S

ITdmero Página

2.1a Multiplicación binaria 13

2, Ib Bjemplo de. multiplicación binaria 15

2.2 Multiplicación efectuada por adición de un prc>

ducto parcial cada ves 17

2*3 • Diagrama ¿leí Sis-bema Básico para multiplicac* 18

2,4 Descripción detallada del re'gistro A—Q durante

la multiplicación 19

2*5 Bjémplo de multiplicación que muestra al inult¿

plioador en el registro Q 22

2*6 Gráfi-co qué muestra los pasos de la multiplica

ción 23

Principio de ahorro d© llevada 25

Sumador con ahorro de llevada y su etapa previa 3*1.

Sumador con ahorro dé llevada y registro de cío—

ble rango 3-1

2. 10 Configuración dé un multiplicador que utiliza

un sumador con ahorro da llevada 31

2.11 Configuración par a multiplicación ternaria 48

2.12 Configuración del Sistema para multiplicación

por desplasanxiento d© Is y Os. Exanien del muí ti

plicador de derecha a lsG¡uiercla 60

2013 (-í-llx2" ) (-13x2"- ) = -I¿í3x2"~ usando notación

complemento de 2

"-5 *-5 - ~ 1 02ol4 (-11X2"-) (+13X2*-) -I43x2~ usando notación

Número . Página

corapleínento de 2, Método i y 2 66

2*15 Configurado1!! del Sistema que uto-lisa, multi-

plicación ternaria examinando el multiplica-

dor5 de isquierda a derecha. 73

3*1 Diagrama secuencia! de loa tiempos utilizados

para la multiplicación 0n el, Sistema. .Básico 87

4*1 Esquema de ¿a vista superior del circuito —

SN 74195 -93

4.2 Tabla de funciones del circuito SN74195 96

4*3 I5iagrac2a funcional en bloque del circuito

4.4 Secuencias típicas de borrado, desplasaniien—

to y carga 98

4.5 Entradas y salidas del circuito SH74195 99

4.6 Parámetros de medida del circuito SK74195 ICO

4.7 Esquema de la vista superior del circuito

SÍT74S3Á 1Q2

4*8 Tabla de funciones del circuito SN?4S3A 1O3

4.9 Diagrama funcional en bloque del circuito

SST7 -S3A 104

4.10 B'squema funcional en bloque del circuito

4.11 Ssquenia de cada compuerta del circuito

SH74O8 105

4.12 Circuito de carga 1GÓ~

JSFdmero • Página

4 e 13 Diagrama, secuencia! de las señales de con-

trol para él Sistema Básico 11O

4.14 J2.squ.ema de la. unidad: de control, del Sistema

Básico - 110

4.15 Montaje dtél Sistema Básico de multiplicación 111

4.16 Consola 111

4.1? Vista superior de la consola .

4.18 Tableros d© control

4.18a Diagrama circuí tal de la. consola '

4.19 Sscjuema del generador local

4.20 Generador local' utilizando el circuito inte-

grado ?4l3

4.21 Kquipo .funcionando con g-eneradpr externo y -

sistema básico

4.22 Sistema básico d© multiplicación

4.23 Esquema, con la ubicación de los circuitos in

terrados en la tarjeta que contiene el Sist e

ma Básico 119

4.24 Üiagraísa. lágico del circuito integrado —

Asi 2505

4.25 Símbolos Xágicos y tersiinalés del circuito

Así 2505

4.26 Multiplicación complemento de 2 de 8jc4 dí-

gitos, Lógica, positiva ' 124

J.13

114

116

116

117

118

XXX

Húmero . Página

4» 2? Esquema para-multiplicador 15x16 bits utili-

zando el circuito integrado Aw. 25Q5 126

¿fa 28 E'squexQa del Sistema de Multiplicación Rápida 128

4. 29 Esquema, ola launidad de control del sistema

Hápido 130

4.3O Diagrama secuenclal de las señalas de con—

trol para el Sistezna Hápido 130

4*31 Sistema Rápido cíe Multiplicación 132

4»32 Vista superior del circuito integrado

Asa 2505 133

4,33 Esquema, con. la ubicación cié los circuitos in.

tegrados- en la tarjeta qu© contiene el Sist

ma Rápido 134

4034 ííontaj© del Sisteiua Rápido de Multiplicación 135

4-35 Sistema Rápido en :funcbnamÍ3nto 135

4.36 ©jemplo de una. mediclán del tiempo necesario

para la multiplicación en el Sistema Rápido 137

4.37 Oscilogramas para medición del táeiapo

(A) Señal de salicla a nivel O

(B) Señal cíe salida con impulsos de inestab:!

lidad, debido al sumador d© llevada anticipa,

da 13a

T A B L A S ,

literal . Página

a Tabla de multiplicación binaria 12

b Multiplicación ternaria para números positi-

vos sin llevada previa 44

c- Muítiplicaeáón-ternaria para números positi-

vos con llevada previa 45

d Multiplicación ternaria para, números positi-

vos, método 2,,sin préstamo 50

e' Multiplicación ternaria para números positi-

vos, método 2, con préstamo $2

f Método mejorado por desplazamientos de Is y

Os, donde A indica adiciánf S substracción y

N para ninguna operación 63

g Multiplicación ternaria para zmiltipLicadores

negativos 68

h. Conexiones de los registros para multiplica-

ción, ternaria de números con signo- examinan-

do pares de bits del multiplicador de derecna

a isquierdá 7O

i Multiplicación de números negativos en nota-

ción complemento de 1 y 2 7&

j Tiempos de propagación y número de circuitos

necesarios para venios arreglos 127

H O H O

I/a historia de las máquinas y ayudas para resolver problemas —

de computación es casi tan larga como la de las H a temáticas. -

Per muchas centurias el hombre trat<5 de utilizar aparatos y raá

todos físicos y simbdlicqs para, facilitar loa cálculos que in-

volucran esos; problemas. En los tiempos modernos la gran sólu

ci<5n es el uso de computadoras¿ que luego d,e varios años d'e cg

timisaci<5n, llegan a su apogeo con la introducción tie modernas

computadoras electrónicas dé 'alta velocidad» . .

Estas computadoras tienen un amplio campo de aplicación y ac-

tualmente su usó es tan generalizado, que ninguna empresa pue-

de prescindir' de ©lias, tanto paira el desarrollo y control de"'

la función administrativa y económica como potra el análisis* ! y

evolución de' éstudio's- técnicos'. 'El manejó' rápido, casi inme—V

diato, de enormes cantidades de datos, permite obtener resulta,

dos satisfactorias antes'de que cualquier parámetro de un pro-,

blema haya cáinb'ifldó en Torma significativa.

Bl computador digi'tal puede definirse como acmel que realiza —

operaciones aritméticas, peura lo "cual manipula números binarios,

%en su forma más 'generalizada.

El •estudio de las computadoras electrónicas, !ha dado lugar a -

dos especialidades diferentes y complementarias, 'la una éstu—*

dia la" máquina en sí misma y la otra su manejo 'y programación.

En nuestro país'* lo concerniente a programación ha sido motivo

3

de algún estudio y por lo tanto puede decirse que su campo ha

sida iniciado, .mientras que el estudio del equipo en sí. mismo,

permanece" desconocido, caei en su totalidad» Por esta razón--

se na realizado el présente trabajo, ©1 mismo que trata de in¿

ciar los estudios de equipos de computadoras, con una d© las ~

cuatro operaciones fundamentales? la multiplicación digital -

de alta velocidad.

En vista de que en la multiplicación digital están involucra—

das' sumas y restas, y como "la división puede realizarse en tér

minos de multiplicación, mediante la utilización de recíprocos*

se puede concluir que al analizar los diferentes sistemas de -

multiplicación digital^ se están estudiando el tratamiento de

las cuatro operaciones aritméticas básicas9 en las computadoras

digitales»

Los multiplicadores de alta Velocidad son muy útiles - para el

equipo de computadoras de uso general y de propósitos especia-

les, sin embargo, li|s principales aplicaciones aparecen en el

diseño de filtros digitales, procesadores rápidos de la trans-

formada de Fourier-' , generadores de funciones aritméticas, eva

luación de polinomios, generación de raíces cuadradas» etc..,tp_

das las cuales son de gran uso práctico en la tecnología moder

na.

¥."R.CYBE y G.J. UTPOVSKX, °n Generating MuXtipliers for a -Cellular Fast Fourier Transform' Processor, XEBS, Sept „ 72tpzg 82

£1 multiplicador1 es el corasán de la unidad aritmética de la

computadora y de velocidad depende el perfeccionamiento de su

aplicación, siendo; ésta otra r-asfe más para que el diseño de

multiplicadores de~ alta .velocidad, adquieran gran importancia

práctica; el adelanto dé la teconoldgla rncderria está basado

en la velocidad de1 operación de los sistemas y para optim£sar;

la, es necesario el uso de multiplicadoi^es: rápidos, lo qu@' ex

plica la importancia del presente' trabado que trata del dise-

rlo de este tipo de Erultiplie adores*

Cabe destacar que el equipo diseñado tendrá su utilidad pr.ácti_

cas con fines pedag-é^icos¿ en los laboratorios de la -Escuela

Politécnica Nacional % colaborando de esta iaodo en forma prác

ti.ca al desarrollo de la enseüansa de técnicas de conroutacicín*

(SI

•fcí

QH

O,-

'.

- 6 -

Usando lápis y papjel para. realizar una multiplicación, sé, for-

man productos parciales qu® luego son sumados para obtener el

resultado, desplanando siempre •. un lugar a la izquierda al es —

cribir cada producto parcial. £a computadora realiza la ópera

ción 'd.e la misma m'aii,e:ra> con. la diferencia; qué suma, un;"

to parci-ál ca;d.£i> ve.fe. y rio desplaza á, é;Ste 'a, la isquierdav

más bien a la suma, parcial a la derecha.

Bebido á que ei si.stema binario permite que Iba productos par-

ciales sean cero o el multiplicando, puede ahorrarse presencia' , - * ' . - '

de memorias para áimaceriar cada producto} parcial , lo que áde--

más requeriría de tin sumador con.- muchas entradas.

- ' - •.,; " - ' • " i '

En consecuencia, existen varios matados de multiplicacidn, ca-

da uno de ellos requiere de la rep0t;¿ci(5n de sumas y ésto no -«, •

pued©- sé& realizado tan rápido como cuando sé tiene un mátddo

.de multiplicaeidn programado» :

Por lo taintoj- es importante para cualquier computadora, el te-• • i 1 . ' -

ñer un método de mulciplicaci(5n ráipidp programado, .

Existen dnicaciénte las siguientes maneras de incrementar la ve

locidád ©n la mUltíplicaciónr

i.

1.— Reduciendo el tiempo promedio requerido para realizad las

sumas repetidas durah:te la multipiicació'n*

Proporcionando medios n^cesardos psu?a

como restas durante el proceso de la multiplicación^ de -T t .

tal forma quo ciertos ntílfiplos del íaultiplioando puedan —k *

.1 t

ser- realizados en %i&nos pasos «ue en el método directo*

— • Combinando, los- ste&£í p^0£édii&ÍeÍDttos anteriores para-

• é-ir. 'yeñtaoaa ' só:bra' etialqî'-éra de

para reellâar la multipliceic-i&i depende en altoj v ;

del tiempo necesario para realásar las snunjas, lo que a

su •ves'-e.s dependiente la láctea íûe se sifgue en la suma y de• - .1 * "

• " • . ' ' • f T J ' / - . ' ' i - - . - . - • ' - . - • . • , - " • ; . • ' . • • * t

1-á velocidad de los circuitos»

BB LA V&LOCXDA& ÜÍSUSAHTB SÜHAS

la molfciplicaciíSn se realiza sismando el multipli^1 * i '

cando a los produciros parciales. Cada suma requiere una propa-,' . ' . ' • * '•gkcidJü' '.de la ^lleváda^ a través d© todo el stamador» El proce-

so 'dé l'a' jaultiplicacián deba esperar mientras tiene lugar ésta,

t>2ropagaciózu Bl tiempo Jiscosar-io para realisar tina sola suma •-- - '.; . t •• • < ' J

• ' . ' . . ' > ' "* -, f ' '

en -una seri0 d© stanas puede ser reducido considerablemente ali *

aíib±*rár la información CÍQ las wllevadasí( y laí.stjsia se realisa: t > • ~ ; ' ' t- ,éii: éJL'preximo ciclo* Así, cada sttma ©n la seriet requerirá sc

- ©1 tiempo necesario para que pasen los. dígitos a írra-—

'la £&

ákma lét in. .d^ 1&: •

sumador- y/l-

io en, ei

«c:: 0022.

f*;.>'á.é-- eisté

s - y -

a' i'

"un.

- a

del; -.mü3;t:;i|>ÍÍcaiid.c>

sil. ai

éñ

.

Cuatro ÜRÍI tipies

eamenté ef" inmediiiatameíit© 'po2í

Q», s&- se p^ravée .de .tití,.. alegama 'para escocer

- del.

dél.'.í¿u

<£e&p!Lá;3¿masñi:GHS

clon*'' . j&

. 'sji&ar* .fe ' ©^¿^ '¿-

¿sr'éi '. •b-dtb tzl.tó ' c y- se', p

' ó dófeiés; 'ufáoste ia multiplicar-

-£^ ;ciei. muí 'tal

üiia.

. . - , , .d'g • yec.es

d'et

la v^bcá-áaiá - as. 'éi de

. en,- 'un ¿tíaig^o varzáble/-.. ' • : • . ' • • ' ' ' '-. : • • • , ' ' • • " ' ; i *- ' '' '; "'*

usa ¿rúpos .de b'áts ©21

cuahdb. iiái ¿r'üpa' de £ ¿éirps o íítíos. sé

r piada;'

en

ííj' pué'de sucedea? i¿na P.

unk resta de3L ¡2^3;t¿pl.i.óá3idp c¿?zt el: producto;

el

d© lasí. c en el' Ga—

Bix @Í. Cápítillo J1J.J se é^tabiéc0 la dlferoáeia. en- tiempo de. —

entre ©X' siétemk fásico y 2os 01sta^aeis de multl-

i rápida» ooaciuys22do con e^L eálveuJ-O del tiampo naeesa.

piroÉesar Za s.e^ál crítica en cada, sistema» "Puesto que

todos los elementó^ utilisados .en. la. p^áot^-ca ©0n

dos y de estado sálidp> se - 'hat utilizado el'znáñtial

-, 10.

te9. .para. .los . .áá£'éa?é2it-és G"á%¿t££0&-.d& tiempo*

0a '

•los

, . • ' • • . . \ " • ' i . . . . . . . - • ? - .tré- 10é. ¿Q ; ,tós.téü3as'. .££¿^¿^-¿20 á*.*;- ;B:¿'t l-:L^ -"^01;""al;á lÍ ^

en: 0y

-o. H.

': m-

-'&

.

-b

-»•

-•.-a .'•c

ó'- "íQ.

— 1 3- ' —¿', JU íS "

Bl método d& inuZtiplie ación usando

tema decimal Se .C0n^>leme23.i.a con la

pilcar la cual¿ genérálín^n^é ê

án'é.2?¿<? défóe ss'éj?

» solamente que ist tafeia. de

simple que es casi trivial ^ S© la

s y papel jaedianüe .ais.

de mía. tabla, da ;muZt:í

Í;a

. binaria es "'tan

ver en ia tafoZa a*

dígitos imilta|>l¿candos

o 0

Tabla. & Tabla, da multipZicaeiáji

fíñ el sistema d0:cÍiaaZá ctiaüdp se isUltiplácá: 45 pp^*. 7>- po^ éjeia.. '•-:-• • • $ ' • _ "*"

pío, eZ 5 SB JaiaZ'ti^Ü.ca pariméro -por ^;7 para obtener ;35¿ lo" que-

da. Zug-str a oue el 5^ 6ct4ê ©Z lugaz5 d© la^ tulldades y éZ 3 -.sea

transportado âl -'lugar de las' decenas» Bl 3. ss suma ai prodtacto

de 4 por 7s para'así, "obtejiaez* jjZ¡», cuyos: d^gltp.s van. a

las casiZZas de las centenas y decenas dql producto'.. .Lst

pZiciciad ci la muítipZiclcián binaria se d^be^ |3a?ineá.paZménte. a

aue no se ffZÍeira«j en ©feóta» cuando Ó y Z son. Zas únicas aZ

ternativa© párâ ió.s. dígitos laultiplicadores, se usan e.ero p el

mismo inuitipZieando en la foríâcián del producto. I/a tabla de

puede ser olvidada, pero ésta- e^Qsic'icíñ no de-

»é ser .interpretada' co#ib gue el problema termina aqtii> porgue

todavía, existe'el inconwnlertte d,é Xá& staotas' de les prócíüctos.

en Ma" f'órmaeio'n 4^4 producto de dos ndraeros

o

A. • ' -.& ' 'Ó0GO- Productos

1100 ©Olí

.- ¿«la

¿n el. ejemplo de fíiu-ItlpllGacáán : fe'lñ^la de -1.a ^¿ûr-a 2»la¿ll!±:

(¿5 decimal) se imilfeipidcá pp3^, 11OÍ fi^ decimal} para obtener -

él producto ÍÍÔOQO^ 1 (1 5 " deóimai}'*... LQ& productos parcxále/s — -

son cero- o íûal el -íáult aplicando, H¿ e-s í|tie él di.g3.to múlti-—

plicador Correspondiente é« O o ¿» réspeetalTamentev Se pué'de

coisprobar .fácilmente qu^ 'lo© productos 'paréiaífes están coloca-

dos? en sus propisá cpli&sna^- (árdene^) ». pero-ástp es claro para

quién está familiarizado con la. multiplicáciíín* J>a ¿"or a comári

dé sumar los productos pétrea ales. e& de aHadlr los dígitos de '— •

los mismos, sumando cada vea una ísola cplunnia eErêândo con la

de' menor orden. Cü'an'dpv se stiman; lok. 'productos' parciales-' en la

ntultiplicaciíSn cteciinal^ la ^llevadá^ de uña columna a, la práxi^

ma» raras veces excede de dies, excepto cuando, él multiplican—

y el inut 'zlpiG&osr;. son; números 'íáujr'

s^ de 1.0"

' encontrar 'aunque- •isl: .-im;íí.tl.plÍC'Siaci<>"yr éX ••

0eán dfe

ceñtert¿¿>'' «' ^'« ..}'"' tiziqu© leu, p^lzicápl-o " eé: •¿¿•éíá. ftt.aií es-

a

*' solaicteiité la. siimá . 4© tin p2^p<itxó;tó; -parcial cada yeá ,, í>á;

él ôdiáota t'ó'taXi. • ..ÉStt íá- meekjaitócit'ífei. dé ¿.a.

- cácía. vé»í' lg:,eamentéi á^ían jaecésair'ios tájatüs

'.productos p.aríGialés -se- j^rQ^ú^cíjáíi --é». 'una isui,

.registro es tiis. disp4ît-¿irí>. dé aünae^ria^l^íató pa.£?á~

*. J3:¿Í;sté otro método qué util^ssa/toaí sisítema dé

de y"4^- sn3¿a' . '

quiere gran,, cantidad." :&e 'C-êúit-os1 para, aumentar/ ' a.u

l.o- ' ' '

xx.. i SÍSSÉMA, BASXCO

Analizando el ejemplo de niiilfeiplacáéláia Mnarla qtle

figura 2.1b¿ en el cual se ti.eáe cuatro productos parciales, se

iiaeia la .

formar1" el produota .-fUizá!*

d.0Z. B3úXi£pX4o.aííd(> .y 'dé1 u&o1 ,áe .

'0, esté.s

y

;o;

#0#- :€£0z*ó:

- se s_

es.,eí —•

?0. dígitos-:" del

en '.s. r O o 1^ -

ó 'él: mtá-lti..

1ZQ1

0Í30G

111Q -1011011

Sjeiapió de Jau3.típ'l.i;¿á

la.

del íeiódó> aunque con des encepe iórtas

de -

stímar'los

, el

d©

. con

ó se suma

suimari dé uno &z

primero . -ai- - teircéro coa Za

vés de desplazáí» cacía produotc) parcial feacla la

da an-ibes de sumarlo al total' de; loa p3?ó?iucta.0 paróistles: ante-:

rióles se desplaza hacia la, ;<fóz?écíia: la, suma' anterior.

figura 2,2 muestra esos cambios y. oraplea los mismo s-aiimeros

dé Í¿t figura

Cuando; ;&e Üév/á .•a.'âíid d0 ©s^ modo ^1 prooécMraiénVo ;q¿né'i;sté

. éri :s;umar cada

... de íát £û¿;a' ^*5 maestra ©

tros- pa-éíós,- 5:1 "-.-se có^áéa, ;el- mLtltlpJ;ázícío-"

prodiíc^P^ |iárci¿lés .'-ûédéJii •'í'prma^S'é-- esa- .la- entir^da,- del '

ábz*-iend¥> la, : ccjzjiíñie^t.a . dé áál;¿da- dé;Í-.í*é^¿sâ?0 B¿, si.. •©'!

d@l zmiltjl^li-cadoir'' - es.; Í>' .ó'., oerráiidola. si "e.á O* A.

eí êgi,s-teo;-^,(:¿>;árá íju^ .<?pn.tenga- Ía...j^tama- '' • . . . ' • . ' " ^ - V ' - í i ' • - • ' = . ' . . ' . .

' • • ; - :• . " • - . • . • , . • ; . . / . ' • - . . - - • - • - - - . .cialesy s: deí>s cambiar*!© d© do0 modos t .- _ . , " • -

: . .. .*" • ' " : •'' •' .- . • • • • • . . • .»! . . f • '•' .

' . - • ; • , í ' ? . •- "• , ' ^ • , : " • ;V\ V .., • '"' ' • i . ' v ' ; vi.— Bl . régristiô' A <ieí?e/ ser? capas!: do desplasajr tai 32dme.ro a la -

oan.tdad de bitaá porque el. .' " : ' • '' ^ i ' " - ^ ' •''!'*•••• , •'• -.' '-

producto1 dé ¿Í0s ¿nSnferd'á pirecte- teizé^ ei dofel© d© dígitos qué —

números originales-»; t , - . .

2 :•

cambio^ <g:.ú© &é • 'desc-rltxiéí'pnj . / -éét^áñ incorporados ea el d£a—

del sistejsa básieo^ psurá ía inuitlplicaciíSn que muestra la

figura ^v3« A 'Por rasones ctúe se darán aaás: adelante, la parte —

¿Z

den

-i.á." -

pasos:.

el; de orden, ¿nfeari'otv

sé c o c a 1 e ^ - a r t 3re

lsi

muí tl

o & o í* p o o

I N•

d- o CQ ct o §

*1 $ »ü f* t* ÍD 13 •H O « I» $ I H H & 5Ü fe O. £ <* Q ¡

V*> »•• . í

-feJ M »1 Í5

•flti

-jj. OJ.

rh •*f Q íí>

-.

'I xlf

© O

*1 (Q O rt- O »•

S S Í3 <D W 0

. 3 o . "e p T I-1 et

.Q

S- O .» .tr - w .

a ct ífi 'í P í3 01 tí).

'

ca 9 a <í> m ^ í» •

N P

.P> ^ 1»

• »• 03

- <f

c

0 O-f

a O 0 •9 & ífi w í* 4 © ». o H H- tó.

.rtr

»1 O **•

Q & *-!-

•

O, d* o • .

••o-

O I '••o y O; i

- -JO) © -tt

• a. i* •la " *tí

- a

:.Q

'- o i

H.

«-. -Í- ..

.**

'0 Gí M fl»

.

•- . .t^tv

^ ^^.^

^-J

ailj,..^»^^^!-^^.-!^

-^^*.^

^;.^^!!».!-!-^

^*/^

i~

£S

3&

¿Ji

x.u%

i

1 1 O 1 . .• -

1 X I O

O O O 'O Q O-Q Q G

O 1 X Í Ó 0

-O O 1 i 1. 0

0

O- 0 ^ Í 1 O O p O- • . - . '

0 0 0 1 1 X O ü O

1 O Q' 0 1 l.p p 0'• .

O 1 - Q _ Ó Ó 1. 1 £) Ó

1. O .1 1 O 1 i d \

jp 1 ó 1 j; ''Q' 1 1 Q

á.eá<áQ^ (zio s© muestra él-esa él - áisgtfaaiia;. cfel sia fcérast)..Multiplicando en el, registro •'. B

Kegistro A. * <£te

ceros ánioiaíiaan-

A

a, A .t-érpé^ ^lt del- . - , . . . . ; • '

a. ¿a •d0'ríecha.' .

ci.e B a A {cuá,rto- bá,t1 ) ' . -. . -:

rni2Ítlpl±

J?e.0cripclt52i.-cí©âllaSa del ^^ -durante 1.a

X/a: opeiracibn se .sroastoa detailadanie¿it:e en Ist f Aguara 2«4j en la

qti© se veía los ntfesrós <áel . aêgá-étzrá.' A — Q durante cada etapa —

d© la íaultipldca&i&i* El r'egist^-o B" 4ua contá.en.e e! .miaitápll —. '':>f-4¡.' • ' . " ' • '

. -^fc" • - '. '

cando 220 cambia dú3?aÉite la- óêr'Scián, . ee" .-apone que e-1 arolti-

piioacior .estará en al' ín i*-'eîstrí?: qu© no ím¿estrá. .el

d'el

:&-. es. é¿¿tólnaáv. durate /!'

. te©. pá ' C i Q g " ' -él .

^ - DéBpu&- 'qué

- el

'se ' .

puedeil ' -

. ¿s

Íaa ai d ^ -

.' déréeiis pafá, oplÁ• • ' ' ' ' • • • "

ci-a^».-" ©1,

. ; él'

su •

se

e^ de tiri _re§ísftrp.

dar "es- 'dé e.sipe<¿¿aÍ-:;

do'2? s'~e. . c;-<>-Í.íi>que éri él

M-n. el' ejemplo de

Q ,s;e:

. para ^

.el

Q ^ j>a2s lo tanto- ño es

del ;s.iáteíáa.

pldn: r¿ue muestra la figura 2.4». el

in:LcdalmeZite a Oy y esos cer-o^ se

- ai.

. á i. a jd^r^pfea.- 4!^tameoá1í0;.'.<¿6ri.'a sumé' lisé;fca''fj%ue. Xds cua.t.t*,G

ceros salieroíi del reg^strbV . Si 'ézt "vasí dé ' ÍÍ0;5 éi :m

¿e poJ-óGa' ' .ini.clal'íñenc©-'- éwi si' '-regís tiro £>»- •• úede

1' del - dígito e^ la pPsióiííii' 4e obelen, irlf éi?lór) . para cont>,ro;

á atié liay • ézitre' •©.l.-îejg.;i^tr6 0 .y; el sumado:??;*

Si 01 ctígxfeo .e^ 1,; ss. aferé1 la,. potópUertá. p..srp ¿á.,.es O .la .com-

puerta sé cierra*' ' Xnieiáiméiíí;©- 'él '^£gii¿6 d^-. oráén; iní^-rip^ -"•

del íáuitiplicádor1 esirá .en "la: pó;s:íeíí5h dé .o^cíéñ inferior deí r^

Q y¿ p_d~r: lp éantó¿ e^sé^ dígito -'. determina el pzîszer1 piro;— r-

'parcial-, 'gespuls qii© Vs.é' éüâ ; ©1 . pîj¿©r toPdúptQ; parcial.

,a'l. registro. Ajt -"tíl- -.reédsi^^-'A.,"^.-"-^. se desólasá. a... la' ,;dez>0c.ha,- " Se

.pie. 'd-e el dígito •:<í^;óâéó\'ííiger"Í&rc-i del; mUÍ.tij5lÍc.a.do'3r;¥: él -.sissr

o «le.i. Jaismo û'^dk. ( éñ- ¿i¿ _ sitió .-páêt determina^ reí- se,

i' ! .- .a.t'c. -:ji aied^da; Ûe. Üps dfei:toé,;d©4:..

.sé, dé.spla¿ár¿. /_ftteria,;dél - éxtréiao ' deiêplió' .del

'Q,.. lo-s 'dí'g-itps .'d' : 'Xa.....auma . ,3'e • c0, ;©n; ..dé.s-d©' • f !•• e^t^

y cuando el ái^^ô.-d^gitp'-.'dei .ihúltapíicador (de- dz'deri .

.sé desplása fuera dei . registró ,; .©1. 'r^îstró. ' .rr Q cphten.dr'^ el

'"final'*- . ' i ; ' , . ' ' -. ' •." . . • • - - . • . - . . - • - . . . • - • . . . . • . . - _ , ' . - , . . ; •

I>a- £±gi¿í?&. .2.5 muestra .el íSismo. e: iápl.o • qti'e , -1.a . £dgi¿ra '.¿k.4»J - a -ea

cep&iíS^t-d^ <¿úe el

Q:. Se déb© notaz* que' noi hay .sepaz?aai<fefc entre' .el estreinó del .

muí tipiicadoí1 • (dígita . de • ordéB. . siipa.rf.Q-z1) y ^1 principio ; de: la

(dígito de ó&d.&xk infeiîor) * . I/a drtica íozsna- de

é. se lian usado, fedos loa dígitos, del, multiplicador-, consiste:' * .

en ísoñtár el ;riTlmer~o cié sumáis-' y da. óperaG^ón&é; -'de, despiasamien-^

to* - Coinó- el t.amaSjQ ••• del número es. de- cuatro .dígrit'os3 deben.; . — .

efáctuar&e-'-exactámentV cuatro operaciones, de", ds^piasamié'ñto^^al. ' . ;

..figura-' &t;& restará,© ios pasos .de la ¿nültipii^aeiíín, ..srt fbrc3a:'.,de .-

diagramas -• ' . , • • . . • ". • '.

1 1 1 Ó- . Multiplicando éñ el. regia tro .J> ',

O O O 0 O 1 í O 1 . - . Multiplicador- en el. registro Q> registro.Á á

'0-1. 11 O Í-1, O 1. " Adíci4¿¿ de J)/a A.:(bi,t.Q :=r 1) '_'/.

O'Q '1 '1 1 <K1. 1 .0- . ,Á: r- Q 'de gplaáádo, a, la, derecha. .././.. ;

O O 1 1 1 Ov 1 1 G Ádiéiáh de .0 a A (bit Qi> o). , .

Q 0-. Q -i .1. i O 1 !'l • ;. • A . r - 'Q despláEadd:, a la derecha . :

1 o- • © - • ' Ó 1 -i- O;X .i1. ., ^Á41ciín..¿é,D a A; (bit/Q ±í-. . i)-' .

0 1 O O <D 1 i: O -1 A;- Q!, desplasadq a. Is derecha

1 O 1 1 O i i, O 1 Adlclán de D a A (bit; Q »• i)-

,010 1 1 Q 1 1 GL A - Q desplazado a la, derecha

Flg* 2>5 EjéíZfpló; de jTiultipiicaci.án .que muestra ©1 multiplica-

dor eix :éi. registro' Q» . '

Principio-

Muí triplicado^ .en,Q, multiplicandoen .D , * _ A ". ai- Ace-r_os

.. • _ Dig-itó ••= Oí,Análisis-' dígito'- Q' ' orden.', inferior:

Cerrar corap.D.:. dürant e suma

Abrir pómp. 'D'durante • suma

Añadir.-'. D" o O a A-y resultado'. en A

Correr . A-Qa-' derecüa ;

Si ¿Se-'ha -r'eg-is't.'' 'labperac. él nuiner.ocorrecto dé veces!

El. productoest.á en A-Q

co que rmiestra Zos pasoá dé la mu

¿uando e© Etuitipllcan do¿ ñámelos con ságnosy 0a. hace positivo

v1-»

. . . . . . .el signo 40Í producto, s-i'los dos sigiios o^i^biaíes so-n* igua

les y négativóss si Iba signos original es son- distinto'sv '

II.- 2 ' SÍSTÉMA BASXGd ' tó1XX,X2jW¿Ó KSTOB0S B¿ SUMA "H

33®

Bebido a .que Í&-. xnultipÍieaG4<5ii sé re'álisa con ¿urnas y: op.er'ació— •

desplazamiento, cuaiquler inGréiriento en la veXoaidad de

,' puede bontrifteitír a hace¿ más. rápida Za, i

Velocádad en .lá: sraltlpliéáei^n puede ser aumentada con peque

¿as complicaelone¿' en, lps; circuitos déi multipiióador, súp:riJ2ii,en

do el clcío de suma cuando eí bit imii.tiplicádox" es Ó y. tomando

lug:ar daiác amenté Cuando es X.

Si se, usa este mát&dG, el tiempo para revisar1 'la

no es lana coriátantev sino; qu© depende :de! dato a ser multiplica

do*: Esta es Una de las razones por ¿ó que' el tlernpo de la

sé da en tárminóé de mínimo,-, máxicio y promedió*,

Bn vista dé qtie la. multipiicac¿c5n .requiere de ia sunlá-de varios

números, una ecíónomfa en tiempo- se Jiace posible al. encontrar un.

método/ qué a&o.rre la propág-aci<$n dé la. llevatíai . Para cocipreíidé

Gomo se obtiene ésta eGóndmíá> se considera el ejeroplo de la fi

gura 2¿7 con raís decimal (para fácil cóffijprensi¿n) •

(a) ©Jémpió qué muestra, la suma, dé varios

Paso Stirna que representala llevada: ahorrada

0110"

ióoó

Ó1ÓO

0110

respuesta

(b) Aplicación del principio•de ahorro de llevada al©jeíriplo presentado' en (a)

. 2.7 Principió de ahorro de llevada

El cicló de la suma' involucra rîres' ntímercs: j la. sxmía jea'

Uñó 'já'0 • ¿os1, minarais a se^. syaladQ y xih..joáia¿^á £rov©rii@ni:f3 del ci,

cío anterior que. consti^y©'. la llevada*. La . suma; .en. tm; .cáelo • -

dado trata cada dx£gi,tó îndependientemente; de todos •l,b;s ó'trps^-* ' " - ; 1 • .. - ' / • v / " ."'" - ' < • -. ' '- • ! ' •';.:•"- ' < •; - '- ' '':£:*:''''•

ai¿nqtlá se' pt)tiéné,í. una 'llevada, en, cada p:o:s¿GÍp¿..'de ios, ciíg;L;toeé

©a.ta •llevada ,220. &g • aplicada inmediatamente î, .p:2?dén; imeai.ato ^

superior^ sáJio 'qué es ahorrada -6 almacenada, para:, ser sumada,- ©n

el próximo ciclo;" Se' nota- que. náîgiiná;1 propag-acicírr dé .la; lleva

da tiene' luâr. 'durante , las . sumas -sino iínicam©ñte:. en, la, úí tirria.

Usando el principio, de áíiprro de llevada» el tiempo tptiai, • .d> *

multipllcácjiárí es detéríninadó por ©í tiempo necesario, para; la

propagaciárL tíe Iletrada ezi una sola suma: y la, deznorá par:a el —

desplaaámiénto Íc5¿ico. adeiaiáá de la suma, da un salo

Las llevadas g-oneâdas durante oí proceso de sumas rniSltiples,

requerido para la irrul'tipiicaci^n? pueden ser ahorradas^ Ssto

signifioat que un ^registro completo sera, asignado. para el alma

cenamiento .de la ôrniaci<5n dé llevada. . .

La figura 2*S indica dos etapas de la si^ma dtzrante la

caciíín en purttos ikiterntediós del sumador coííspleto»; La: etapa

del sumador1 de la ¿zojuierda con subindic© i, tiene cbitío entra

das: la infprraacirfb de ..un, bit del registro A y, un bit del re-'

gîstro B> Por supuesto^ Xa. entrada que. viene del registro" Z>

puede ser impedida ¿, introducida fielmente o • coraplainentada*. Sa-

ta decisión- rea-lisa un clreuitq de" -control ¿ • • ' - - . - , - . • -•• . •

Ira-' tercera entrada. a,- la, etapa del; 'ísumadox;1 'nó;rmalmente._ viene ; de

la etat>a.¿, previa d© és^& y es -ütlî-sáxlá... paora, pi?G¿5&gaj? la.'

dá durante la suma* KstéV enlace. -BS; isuprimiclo, y siv

puesto- un iôg-istro de, 'alíorra: -'de- llevada» '• • ' . - . - _ •

En la ¡figura. 2*8¿ s.e na omitádo eí: circuito de' con$?rol dé tiesa

p'p para 'la operación apropiada, .de/ eísté circuito Xdgippv- -i . • !' ' ' - ' • • . • . : . , . ' - .

ñíltezno. tieznpo- 'qué ¿os.-bi'ts sumandos entran, en' X. y -Y d& un:

-dory la salida. 'dé, la -'etápa':preyia deí> -regís tro- d&. .ahorro" /da —

llevada entra :en ;0,-: -otie es: -uiiá .entrada-' der est'e sumador,.;: . i/a- su

má eís enviada al -bit; apropiado, del registro A*, ¿-a; ^tápa suma-

dora también produce -lina 'llevada de salida a ser propagada a •-

lo; largo; de la líiieaj en íiiâr' de ástp* es" enviada al bit apra

piado' del 'reg-isfeb1, ó* ole- ahorro de llevada.. . Tan pronto coció; —

la llevada y la suáa dé todas; las etapas : están almacenadas en

los regís tró.s G y A* respectivamente, sa dice qué 'este ciclo —

deâdición parcial' sé' ha cpmpl-étadp¿ -i 'Xncidentaimente^' .el- alma...• - .*i* •.-->• ' • , . ' . • . . . . * • " •

--•'•"('.'•-•

cenamiento de libada y suma;, debe, cícurrlr aproximadamente .al ~

mismo tieníp'o para todas1 las etapas v - :

prinelpio del . áílprra de:' layada, puede! . ser; incorporado í > ya: -*

sea en la configuraevidn cíel.r'eîstro de un. ¿alo rango o de do-

blé'' rañg-o. Para,, s.er 'consistentes .en .es ta,j presentación; ee - .

: ~ 28 _,

minará cómo sé incorpora a la unidad aritflié*tica de un registro.

de doble rango;. fíñL la jfigura 2.9 se/puede ver- có*rao registros —

de doble rango (ó y G*)¿ pueden ser Incorporados cuando se ne-

cesitanadiciones: muítiples* Esta figura muestra; carao números

mdltiplés puedan éér- acumulados en;, lugar de cíímp se réaiisa la.

ráultipiicáei<5n* Bl registró 'Á. es Usado pora acumular ¿á, suma

?sin llevada", nuevos números a, ser sumados entran en el regia,

tro de D entre; dos ciclos*

El primer registró de llevada C1 recibe i asi nuevas llevadas —

producidas por el. sumador en cada cicló. S6 debe notar qu© és

tas están desplazadas una posición & la iiíquierda a medida que

entran dé G* al registró principal G¿ Durante la prtSxima suma*

estas llevadas las cuales nan sido movidas una pósició*n> en--

tran juntó con la,- suma acumulada y urí nuevo sumando hacia, el —

sumador» - •- .

Cuando el último sumando entra en él sumador, se desea qü© el

sumador funcione para que de- la suma final* Esto puede ser rea

lazado de dos maneras»; Primero, se puede operar el srunador ©n

el modo de propagación de llevada en, lugar del de ahorro dé

vada. Segundo, se puede operar 01 sumador para el primer ci-

cló como se describid previamente. Se sigue con los- otros ci-

clos inhibiendo la entrada D y se continúa ope'rando hasta que

las llevada.s producidas' por el sumador sean todos Os, así! en -

ciclos suscesivos se están ¿umando las sumas parciales a las -

™ ¿y ~

llevadas parciales, Hasta que ía, llevada éotal es asimilada* —

La longitud; promedio de/propagación na sido invectivada por» mu

chos autores y es al 'rededor de 6 ©tapas para tan sumador dé 4o

bits.: Esto! signifícia solamente que 6 ciclos: extras se réejüieH—

rén¿ en promedia jaá#á feaé©r Sluir las llevadas: y obtener ist su

sia apropiada'. . . . •

.MÜJ>T1PÍ,ZGAGXOH MEBXAÍÍTS SÜNABOHBS COK AHOBfíO DE

LJLSVADA

í?ara, aplicar el principio de ahorro de llevada de la íigtira —

2.9, con el objeto de increraentar la velocidad de la niultipli-

caci<5n se debe considerar lo siguiente í

l.;~ Proveer de álinacenamientQ para el multiplicador y para la

palabra menos significante del producto de doble longitud,

para lo cual s© usa el registró Q*

2.,— Proveer de un desplasadór nacía la derecha tanto del muí ti

plieaddr como déX producto cíespuás de cada suma o adlcián

con llevada supr.imiciau

3«- Aprovisionar para el desplazamiento del nuevo producto des

de el reg-istro A1 al registro- Q«

4.- Aprovisionar para, el efecto d© désplasamiento correcto del

producto respecto al almacenamiento de llevada.

. - 30 -

XX, 2, 2 DIAGRAMA >£!, SXS3CEMA. QUE USA SUMADORES GGW

AHORRO DE ZXEVADA> * •

1*03 puntos enumerados; en XX. 2*1 han sido tomados en considera»O'f - - - - '•' . . . •- " "l-,! . " ' • • ' • - • " • - • . • ' . .

ci&i en. la figura £*1CU Sé puede notar que no nay desplasamie

tp cuándo la- ín p mácián es transferida dé G> á G* Es't:b ©s dé

bido a qué el unioo .desplaáamleiitp de la información que na s¿

do transferido de; A* .a A ocasiona el desplazamiento relativo -

requerido de la suma parcial, don respecto ai, alJsíaeenamientQ de

llevada».

En efectój sdlo xin registro puede * ser utilisadó para las .fun-

ciones del, C y Cf* - r

Cuando el control- lágieo requiere un. ciclo de no adicián» ©Í

registro A püeíáe er desplazado , al, reg-ietro principal directa^

mente a travás de¿ sumador sin mucho incremento de tiempo ya-

que no es necesaria la: propagación. .Esto significa, que el su

mador ve solamente, la suma parcial y las llevadas aJLmacenadas

durante un ciclo de no adieián o sea. que el registro I> es blp-»

queadóé . , . . .,

Él ciclo de no su;?a produce una ^suma^ que entra eri A1 y nue—u ' " ' . , - . * ' "

vas llevadas para éste ciclo que eneran, en G1* Como, es usual*- - - • • • . • • . . . • '; . . . . , - • .-..•¿'i ':>£* • : • • •• • ••

el desplazamiento hacia la derecJia se realiza añedida que la

suma parcial regresa de Ae a A.

. • '"' . C ¿ ''" .".

• 'V • V ' f~"'

1-1,•í

1 .0

p-í

- - •;

x . Y c;

. r , ' '

•4dcr ':'

- Si.

í

' ' - . ' A " ''

Fig. 2¿8 »

. . .su etapa prev-ía ,

Sumador coa ahorro

de íleyada ,.y .rejgi .

tro de doblé.rango

Fig, 2,.IO Configuración-de un raultípííeador ue uiil*Í2a

un sumador con ahorro de llevada de; doble ran

El sumsdojr dé ahorro d© llevada de la figura 2 «,10 reduce él. -

tiempo de 1 milít%>l le ación directamente i la reducción sé su-

ffla al tiempo de prrópagacic*» de la; llevada, para todas las su™

mas; requeridas en; la imiltiplicácián excepto ;1 a. última» &Í, -

concepto dé aiiórró; de llevada puede ser incorporado también a

otros má todos de áncréínentó; de velocidad:/ para la'Émiiitlpiica---, - , . - - • . . . . . . .. . . ^ _ . er . 'ffi"'' ' '

ci<Sn» - . ' ,

S© podrían hacer Conjeturas sobre el efecto de almacenar lie—

vadets» para Itiégo utilizarlas en la. etapa final de la sucia. 3&s• W • • •' '

te ttípicó fue estudiado teárica y emglricamente.. por G-.JEstrln,

B*Gilcíarist y JT.H,; Ppmerene- quiénes encontraron que no fíabíeu.\ < ' ' - ' • ' .

uaaa diferencia perceptible en el. tiempo requerido para, el ci-

cío; final con los. dos tipos de suma» afierro de llevada y pro-

pagación asincrónica.: - .

En un sistema de multiplicaciání, el muí tipíic ando es almacena

do en el registro £>, ©1 muitiplicador en el registro Q y los

productos parciales entran en el registro A¿ Para indicar; -

qué sucede de; una secuencia a otra se usa la siguiente anóta-

(A) + (D) A

~ 33

qué indica que 01 contenido del registro Á y el contenido

del registro B se suman entre sí y retorna al registró A.

Guando se' discute' una secuencia/ áe refiere al' áótual. cónténi

do 'dé- los registros Á-y B' pero ai; 'Contenido original' del re-

gistró' Q¿ ' Bütó puede simplificar' la ^cprraa, <ie pensar ¿ pero; ••en

ningún casó hace que el resultado sea válido sin importar la,

configuración del registro en discusián* Así, el. bit del -

.multiplicador se Íó refiere .como Q±> sin' importar donde está -

situado este bit en el registro. Q», En, muchas casos , cuando

s© exarninan los bits del multiplicador, de- dérecnap a isquierda,

el bit- bajó observación ha sido desplanado al extremo derecho'1. ' . f • ' ' ' • - , ' • : .

del registró y por lo tanto sé- lo podría referir más correcta

mente coinp QÍ... Sin embarg'O, ésta anotáqió'n nos permite usár--

el simple Qi, sin importar dáade está situado el bit dentro -• " i j

del registró* ' .

XX.3>a MOl/TXPLIC ACIÓN -DB" irá ERÓS POSXTXVOS CON UN SOLO BIT

' ' CA£A VEZ • ' ' :" \ ' ' ' ' ' ' • ' • • • • . • . - ; :

La anotación para describir la multiplicación usando un bit

del multiplicador cada vez es ; como sigue:

+ ..Qi- (DjJ —_ A ¿.5.

Si el bit multiplicador Qi es, 0> el registro A es desplazado

solamente Con respecto a sí mismo» Al contrario, si el. bit -

irruí tiplioadór -es ür» 1 "él 'multiplicando es sumado al registro

A,: el cual es .luego desplazado con respecto a sí , niisiao*; C'prao.

se menciona 'anteriorment'é, un deé'piasaznieñtó" es .réalísado' al

pás'ar -la salida7 á&l suinador ai registro primario y liiegb i?e— -

gresaizdá' ^1' contenido de''' 4sté, <3,u.e' sé lía móyidó/uix bit;' ¿iae'iiá

el re^s tro principal* ' ' - . ' ,

MET0BO Q.ÜE -RfíBüc EI> K074HJRO'I3B SUMAS' HE.CBBXAS

EL Í4ÜLTXPLXGAIÍÓR EN PAHSS DE* BXXS •

Sé incrementaría iiptablemeaite1 la rvelocidád dé

ci¿n si se éxa>iiiiian pares' de bits~del .multipli¿ador:: y en un, -

salo pasp se realizan1 las .sucias requeridas por cada 'par d© —

b¿ts, .Para, realisar --.ia suaía., réquegida k p'dir el par de bits" en• - ' . „ ' . ' " i i . ' ' 1 • . ' *• '• ' . -

un Sj&ió -pasó1-, s© tiene que efectuar 'íó que, expresa la siguien,

t e ecuaciání . • ' • ' : ! ' : .

-A '

- ' : . . . , -, *,"-••-. .-•• " .>.:. • • • ? - • , ' . . • , ,• • - . . : • ' . • - -Tres de- las cuatro: -al t,erha;tiyás ,< ué se. pueden, obtener- al com-

binar los pares d© bits Q. Q¿f son las ; siguientes":

0 0 : V4 -(A);- — - A - - - • • • . . . • ;- -' ' : • . . .2*2-^

oí. y4[(A> -f (

IGí 7/4[(A) -í- 2 D - -

Béspuás: de cada par áe bits se examina ©1 prtíximo par3 el cual

puede anotarse como; . • •

-4 •' '.3. -

Gúazidxp ambos, fea ta s¿óa. •'!*. sé requiere que ©1 2SúÍtipÍic£33,da y

dos irec.es. 'éí inultiplicazidp sean siuaados al Registro A. A con

t¿rm.ae¿<5n e© ékamiaiari v^ios^ mátodós de llevad 'ásto'a cabo.

HÉTOÍÓS PARA méTAR. PARBS 11 BBL

La primera foznmá para resolver él problema es ignorarlo s ésto

es 9 cuando se encuentra tm par de Is se vuelve al oaátódo sizn-

ple d© h.aeer la njulfei.plác.aci<5ri de un bit cada Vez¿ Ssto se —

puade indicar á& f ia sigttS^ntQ' forma;

11 1 ya- [(A) -4- £D)] — —A i|i-

segunda parte de ésta ©cuácíán Indica que en lugar de to-—

mar ©1 práxlmo par de bits se toma el bit d© la ¿squierda de

este par y el pr<5xliso bit d© su isqulerda es considerado'' en

otro par para propósitos de la práxiiaá eecu©ncia¿ Al realizar

la multipliéacidaa» s© examinarán todos los bits del multiplica

dor d© par en par y a veces completando todo lo requerido por

el par ó a veces haciendo saló ía mitad dol trabajo»

_. 36 -

D©sde eí punto dé? [vista estádístícoy se esperará que: las tres

cuartas partes delj tiempo se puedan obtener Un, par de bits com

platos, y sáltí un cuarto del tiempo se tratarán pares de bits.

qué deberían considerarse/ cosió él caso de un. salo, bit a la —

vés*

Otra alternativa é> el forman un triple- del multiplicando an-

tes de que empiece) la mtaltipiicácidn»- Esto requiere un regís

tro esfera qué se ¿o denomina . T éa el cual sé almacena tres' ve_

ees él multiplicando, Para formarlo se introduce en una en-—

trada del sumador una vez el multiplicando y en la otra entra

da dos veces el multiplicando i se obtién© tres veces eí múltdl

placando a la salida y de allí se le introduce en el re ist'ro

T« ífay auá récalcí'a que dos veces él iaultiplicando es salo —

él multiplicando desplazado una ves: á la izquierda. AHorá se

tiene cruej

11 1 y4[(A) * (O1)] - - A i4-a - -i, 2. 3 '* 10

Otra alternativa es el usar multiplicación ternaria la cual -

realisa la. siuitipiicacidn mediante sumas y restas.

11*3*2 METQÍ5G QUE RBDÚG^ BL NUMERO DE SUMAS WBGESAHXAS

• ÁNALIZANBG Í&Ú&LÉXAS KULTIPtES

Se puede examinar los bits multiplicadores en grupos de tres**-

SI resultado deseado en e&te"

ya [(A) + 4Qi - i - • 2(DJ .

la triplîra c?#ixt4.eii& *#i- ,sálQ í o ioixigxfe i, €5.s simple

realisar iáa" sumas; requeridas en tana etapa, así:

y'8 (A> - - A ' 2*3. 12

1/ñ[(A|-_ * „ (B)]:- /' > Á , '2>3'¿13

OÍÓÍ ya- [(Á) -í- 2(2)] - - A • 2.3

loo í ys [(A) *. 4 (i>)] - -- - A • / ' • - . . 2.3

Cuando se tiéia© dos o más Is sé Tresuelve regaresazidp a la :fcrma

simple o for^-nanda tono o más máltiplos»

resto de cózábinacionés trples; iio consideradas, pueden ser

escritas de la siguiente forma cuándo no se dispone dé los

tapio s' del tóultipiicariáav

Olí, 111 r yá (Aj *

¿Oí*" 74[ (A) -h - (b}. — - A i-í-2 —i . 2.3.17llOi 74 [(A) -í- 2(B)j — A i-í-2 —i 2*3'* 13

Para 2.;3*l6 so regresa, ai método simple de tin s<5lo bit cada \'es

Para, 2*3¿17 y 3*34.8 s@ eêminan en pares en luâr de tripletas.

~- . 38 ~

\

Sn, cade "caso,; loa ¡bits que no 'Iiazl'sidb -considerados en cada ci

cío;, .pasan a. .ser1 examinados. ©n, el, .próocimóv Usando éste mé*tod6>j '

un. exajnan estadíst'ico1 dejEmiestira que para EniÍtipXÍcado;res d.lstr¿

bttidos al- ;asáry exí -un J>0$ 'del tiempo- se. .reaíi-Sa la ¿Tól.tiplica^-

cio'ñ a.. veiQea-cíacieiSr triples^/- en; un .2J5$ del ti.émpo: "0e o.gíé^a ;'a,"do_

alterna ti va, d0;i:'á.vá.dadét la ant^roi> usa el^ triple del muí-• • . " \ . • , .-. l • . • . ; . ' ' . . • . , . _ . •

triplicando» '€fi;,ctial -^stá- alznaóenádo en el registró tí ai éoiáien

zó de' ik njultiplicíacidíí,: • Bsto &é u$iiisa ©n dos do los cfa.épa*

Bl, triple, ;del> ráúltiplicandcí se útiiisa éuandd éé quiere d'vye^^

ces @1 müitipiácañ'dp -ya que cuando' so. desplana .este': triple a -

la iagüitereút se obtiene 6 veees el multiplicando.

(A) . '-4- . !. ' (T}= - - Á. : " Í+3 ±, 2* 3VÍ9

110 i -."Y

casó 1Ú1 se realiza cómo 2*3.1?; y para 111 s.e tiene f

111 í V4 (A) ^ (í> — Á i+2 —i 2. 3

Así, al disponer cíe los triples de/1 niultiplí cando se realiza

3/4 de los. casos- a triple velocidad y. 1/4 a ¿ofele; vel.ocidadé

tó -da, lugar á tene;r izn promedio de § 3/4 bits por cicle» lo

cuál n0 es áalo. -

" 39--

Si sé ©xsiniiia, la.: tripleta de bits del multiplicador* s© nota -

que sé puede realizar* íá iml tipia ¿ación para está tripleta éh.

un salo pásp-si se dispone no sál'o cíe! triple del multiplican--^

do sino támbián el ^ufetupl® 3^ séptupla. Sé podrá disponer -

fcamfoiáii <ie 'los, dos feasos meiátíión'ados ' ant02ric>rfieiite» E«- pípVia"

la forma oosio ¿stós «ídl;tipips de ¿mil tipiic ando se suman al pr'á

ductó parcial cuando están disponibles en registros separados»

F y S*. • . _ ' . ' ' . . ' - ' '

idi i ys[. (A), -í- . (F)]— *• A i*3 — i . 2, 3 2-2

111 : YS [ (A) + (s)]— A ' ¿+5 — i. 2 , 3 ¿ 23

Xr.:3.3 MÉTODO QUE RBBt/aB'EI,- JÍWÍSRÓ .p St/H^S KSGBSÁHJAS

CADA Cl/AíTRá Ó MAS BITS

Se pueden examinar los bits multiplicadores- en grupos de cua-

tro» cinco j, etc* A medida í^ue ©í harnero de bits a examinarse

se:' incremen-fca^ la iágieá dé la étimá are^tiiere un incremento en

alto grado.. Si se dés'e'a. DJane'jaa? todoa ío¿ casos en un cicló . de

la adici<5ii^ se deben inoorparar úii gran número dé registros aú• • • ' ' - ' • . ' ' * - ' . * . , • '

xiliaresw Estos son utilizados para almacenar ©1 multiplican-

do o . sus cníltiplos^ Así^ para cuando s© ána-Lieía ©1 multipliejs

dor de cuatro en cuatro bitsft se necesitan registz-os extras peí

ra los siguintes imíltipios del nrultiplicando (además de los -

qué se; requieren para cuándo se eJóall?;an de tres en tres) : nua

ve, once, trece y quince*

NuGva£ien"te, sé. pújjáé ariaiisár ©i •multiplicando "en grupos .deí

tiriay dos o tres b¿ts 'á 'la - -veJsV para "los casos . ' c¿zápi-icac2ps * '

A continuación 'se' examinará .el 'caso eri qü'é ''é£" po^ble:; reálisar.

dés$Íá2a^^entps '£$££&£*-!,£ s pero 'no sé dispone* 'de registros '|5á

el. almacenamiento de- xtóltiplos; d,el:

A veces este método ¿e llama despiazamientó de Os* S© consid¿

ra que la. computadora; ti©rié la capacidad d.e rea\lá¿a3? en uhaV —

operación -k desplazamientos hacia la dereciía» Be acuerdo a la

nótaéián utllizadai¿ s© puede escribir Ib

.100 . ¿ • ÓQ> (y2} (A) -A i+k -—-i ' 2*3. 25

3?amfoi<ln s© desea realisar todos lo.s desplasaináentos menores de

k entré 1 y k» S© iñc,luyé adeimfe un decbddficadór capa^ de re^

conocer modelos de> la í^orma, 100 * *:. OÍ dozide puede naber .nlngu

nóf uno o iiasta (k^-lJOs entre los dos ¿s¿ Cuando existe él -

máixiínd numero de c:eros entre dos la* la nótácián, eéí

fy2)k:gA).+ (¿)J—A ' ' i**

se tiene el. mínimo numeró de: <5s "entré los ls- ía notaoidn

puede" ser.:

[(A). -»• (B)]— A • i¿ j — i 5.3.27

- 41 -

\- puede calcular el ine-re^ienta • de velocidad mediante el mato—

do siínple para cuando se' tiene dist;ribuei<5n al.- asar de los rrií—

raeros del multiplicador-. 'Esta es una. derivaclán más. :compl.ica—

tía .ya. que. depende del nilmero dé bits del multiplicador, y re- — -

guiaré la ápiicació'n de la teoría- estadística, sobSe grÚDCs de•* •*- " " . , • • • " . rt . v j j.

b i t e*, . . • • . , . . . , . . . - . ' ,

Zr.3.,4 BESPLAÍZjMtóNTpS DE- CSROS COMBXNADO CON ¿OS METÓIíOS DE

í/a lávica requerida par>a '.examinar' los bits del ciultlplicador

^H' mili tiplee, cada ves mayores s® Üa incrementado ¿rápidamente* .. * * ' ' - . " . ' • . . • . • • •

Sin j^mipargt^la'' lágiéá reauerida para realisar, áesplasamiQnt.os

mditi-^les no sa ha c'ónípli^ado y-.no requiere: de WJ&.B, registros^

simplemente se lia incrementado ©i numero dé compuertas que es

tán entre 01 registro priiaario y' el registro principal. Se

piiede Ííeg;ar a combinar désplasaisiiéntos mdltiples. con él

ib' -de nral tiplicazidos imíltiples . -. • •

'i .se '.puede combinar' el ínátodo ds pares de bits usando tri«

pies d.el rátiitiplicando y -desplasando los Ó'e*;' Las ecuaciones

ser íno di Cicadas son: 2v3«:4v 2*3. 53 2>.3..6; y" 2>-3ilp.

se tiene

zoo, i, oo; . f y a) J (A) —- A i+ J —- ¿ fe ^ K . - ' g* 3.2' ^

(43)1- J

A

100... Olí: 2 ) A •*- T — A

Donde K es' eí máximo ndraero de desplasárniéntos t£ue se pueden"-

realizar»

JX..4 SXSTEMÁS:

SXSTBMA

Una siinpiifiéacián,, en. ©1 nilmero de sumas y restas que son

sarias dux^ant© una. multiplicación resulta de ía capacidad dé —

sumar o restar el multiplicando del producto parcial* .Guando

ésto se cossbina, con la capacidad de realizar imíltiples despla-

zamientos sé' pueden optiíaizar. los .dos matadas. Los bits muí ti

plicaeíores pueden ser exafiíinados dé dos en tíos,, d© tres en, tres,

etc., pero ss incrementa, la complejidad a medida <^ue se. exami-

nan ¿nayor numeró de bits simultáneamente»

Se denomina E7ul,tiplicaci(5n: ternaria' porque al exazainar un con—

junto d© bits multiplicadores se debe tomar una de las tres, dj©

cisiones ¿ sumar o restar el" multiplicando múltiple; y"' -desplanar;

lo ó simplemente desplanarlo sin realisar operación alguna,

Bxistén varios factores" que deben; ser tomados en cuenta al

criblr una rmjütipldcacíáñ térnarxáí el numero de bits examina-?(• • ' ' • • • • • • • .

dos a la vez, la dirección en la cual los dígitos multipliead£

res áón analizados y. él signó, del. mültiplicatíórv

XX. 4 « 1.1. MULTIPLICADORES POSXTXVQS. AtiALXSXS POR PARES V

BITS

Cuándo dos bits del multiplicador examinados, son: 00e Qltq;AlO,

el procedimiento que se adopta && el descrito en 2*3.^, 2«3.5

y 2.3«6"» Para realizar ásto ¿, s¿lo se requiere habilidad para

desplazar el multiplicando una posición hacia la izquierda y

para desplazar él producto parcial a la dereoha dos veces. -i

Cuando retorna del registro: primario (Ár) ¿acia el registro -

prdlncipal (A) . Él casó que falta es cuando él bit par muí ti —

píicador es con números 1JU En este caso se requiere la s;4i—

ción de tres veces el multiplicando al producto parcial.» Se no_

ta; que ¿sto puede ser realisado al sumar* cuatro veces el mult,i

plicando al producto parcial y restando una yes el multiplican

do. de ese producto parcial, pero no nay raz<5n para que ésto, no

se pueda realizar en cualquier orden.

Cuando se detecta 'el par 11, se lo utilisa para realisar una

vez la resta del muí tipil cando del producto, parcial f de la si

guiente forraaj

11 s J U [.(A) - (B) ]- - - Á i+2 • — -i 2.4.

adición de cuatro veces el multiplicando, no ha sido

da todavía. Wó se la e£éctáa en este cicio.j» pero es llevada -

para ser tomada en, cuenta ai examinar el próximo par de bits.-

I/a tabla b¿ indica, Ía= acci<5n que se va a realizar para, cada p£

sible par ejcamlnadd de foits: del multiplieador. Se asumo. qú<3 -

no se na requerido1 cuatro veces el multiplicando en. el ciclo —

anterior. Al examinar en este instante^ indica que se requie-

re sumar cuatro veces el,, muí tipil cando en el pTÁx±mo cicló » Eá

tQ se indica en la- tabla cómo una llevada de í¿

Bits

OO

01

10

11

Sumar D

O

1

2

-1

Llevada.

0

0

0

1

Tabla b HtiltiplicaciíSn ternaria para números positivos, sin

llevada previa

Así, para 0! par de bits 11¿ se resta el multiplicando y el re—

«. 45 -

querimiento de cuatro veces ©1 multiplicando será procesado

más tarde»

Bits Sumar B Llevada

00 . 1 0 ,

10 • . -1 í, ... .

. 11 O . 1,

c i uitiplicacidn ternaria para, núrneros positivos» con

llevada .'previa* •

La tabla c> indica lo qu© se debe nacer pa'ra obtener posibles t

combinaciones de pares de" bits*, siempre' que en éi ditieip ci .ló;

del par anterior se haya requerido cuatro veces 'el multiplican

dp,. Eütre ei dltiníp y esté cicílp nan tenido lugar dos despl.a'sa.

mientos hacia la derecha* Su otras pal abras ¿ si producto par — -

cial ha sido multiplicado por cuatro* JPb'o?- ¿p tan.toj para com-

pletar una. suma dQ cuatro veces ©1 multip licandóy requerida en

él ultimo 'cicló, s© suma ü¿a ves ©1 multiplicando en este ci — -

ció.

Para interpretar lo QUO sé debe háeéar para cada: combinacidn de

pares de bits'» se toma su equivalente numérico y se le suma 1.

f lal primera entrada para la combinación ÓCv que norzaalrnen-

duetcr parcial, es desplazado liacia su-propiáí posición en .í'oa re

gistrpsv Ksto desplazamiento de cios lugares napia ía dere'cna.1 ' : , " ' . ' . • *

significa, mi© el requerimiento de etiatrd veces, .el multiplican-

do ha sido cambiado- a tana vez el mttlt aplicando v 'para cumplir

este requisito? se, déê estar- auguro û@ no íta Habido; un iÍÍti—* • . . .

rao despiaseuñieniô ¿lacia Íja.'dié'&&.&h&>. fó iáquá^rolaf)' f_- entonces él• . . • - • ; i ' ' . • ' • p • • . • - •

resultado será el producto, correctpi Bl ciclo ..extra se nota —

de la siguiente fórraa:

[(A) i, (i))]' A

XXé 4*1 ¿2 CONJfXÛEÁGXGN DEIL.

C±OH'

Bn la figura 2,11 se ilustra tana, coní'igtiraciáín para ímzitiplica

ción ternaria por -pares,.

;?;í,;t^V-?4v^-:;:>:-;4^^"•¿•'.•".l" ."1 ~\\ ~ ¿- • "•:-.¿... '•':•'' • .'' -...jii.. '. ' ' •'.••TrtVi- ^.-^v^,»';-;-..- J _ * ".*- .!

Fig. 2>11 Cón;íiguraci<5n para dúltiplicacián ternaria por pares

£>¿Á,4,.-' Registros: principal e¡s y de desplazamiento

A > , Q * = Registros primarios, y de desplazamientos

H,d ' «• Desplazamiento de la suma; de producios parciales

^t . «• Gomexidrí directa del mtiiti|5licañdp'al sumador

pe . = Conajx-iíSn^ d.01, ^litiplia'ándo ^omple^eritade al suñíadar1

.'Dtl »• .Gonexíári; 4©Í; müliíiplicanciis despiadado ;tma:' pó.éiGdán ha-

cia la isQüierda: par^^ -tener .dos .veces el tóuitipl'icandó

Del =a Conexión del multiplicando tegneetado; y desplazado tona

. ' . ' pds.lc'i&-r&aci'a la izquierda." . . ' ' 'v . ' " ' : ' • ' . ' . • - - . ' '

At = GonexiíÍJi directa de: la/ sima., dé los productos parciales

al sumador " ' ' • ' '- , /. • . • . w , • . . • f - . - . : - ' ' • • • i ' ; . . . - • ^ . ' '•

AA? »; Goñexián Üirec.ta deíyZ'égistrb; Á al A* - i

Au • •-» Cbnexián-; directa del registro A*' a Á

» .Conexión del registro 'A* al A con. de.aplaaafniento cíe. dos

• ' posieio-nés a- la: derecíiá . • : . .. • ' ' ' - . , '. '

=• Gonoxidií directa del sumador4 ai registrp Á* •

-sa* GónéxiíSnv íÜrecta d01¡ .regiatro. Q 'al,. Q* ' " . , . ' . '; *

« Conexión del registró ,Q al- Q con. desplazamiento••-. de dos

posiciones á la; derécnav.' '. , '* . . - .

XX. 4. 2 MÉTODO MAS. •SXK LE; PARA .JSA.'- 00WE>XCXe)ír -0S ',DQS BXTS*

Se"lia visto cómo incrementar la velocidad de la n |ltipliGaeií5n,

al examinar él multiplicador en'pares de bits de dérecna a is~

quierda¿. Descuidando está dirección en que se examina él

L - 50 -

plieador, se desarrolla un procedimiento mejor» comentando

por establecer tina; tabla cíe condiciones*

a) GÓNDZGXOW SIN "í

Se supone <£ue se examina el. multiplicador en, pares de -bits* -

esta yes de isquierdat a: derech.aé índcialmeñte,., sé fijan1 las

condiciones: .de, tai forma: , que el producto1 parcial ¿ea siempre

un. numero positivo: (para él -caso de dos: ndmérós "positiybs) -

como ae ve en. ±a'\t;abla .d.' Si, los bits, representan las Gánti-! . '" f

dadas 0, Q: 2> ño &&• %ticria .caiitidad' .alguna;,. al, producto parcial, o-

se le sttma dos . vec;és el i27iiltipli cando al, producto parcial, res

pectivaméiitei Si .el par dé bits représan.tán^ 1 o 3± .se suma 1

más, que este valor",?. Así* para 01 se suma dos véocís- el, astil ti-

plicando; para 11,<. cuatro vec.es ©1 multipiicandOí, En cada, óai

so, quedad pendiente una. subs;traccií5n del multiplicando» Ésto

se explica en la t-abíá d en. forma, d® préstamo" do 1¿

Bits. :

00-

01

10

11

Sumar D

0

2

2

4

Préstamo'

0

1.

0

1

Tabla, d, /vfuitiplicaciá : ternaria para números positivos, " Kér-

todo 2, -sin "prástació"

.-. jíl -

Después de- cád:á condiói63i> eí producto paarc.ial^ es desplasstdo >

des lugares nacia la isquierd&> la, que- equivale a. dividir por

cuatro.' Cuando se' examina un. par de.:..'bi_t3> ésto, debe realizar-

se después :d© que una cQttdipi<5ñ de préstamo o ño £rJtstanK?'¿- ha

sido registrada ¿ La/ eo'ndi'éióll de ño; prástamo ' se presenta en la

tabla, d'.i • ' ' ; • • " ' ' . ' . . • /; . ' " • • . - . . . , . ' ; • ' ' - ' ' • .

Para, .xiná condición .dé .préstamo,;- -ss desea .siempre .:reatarr"uná —

ve# e,l .náiit aplicando: del producto parcial * Sin emoargO;, .debi-

do al desplazamiento hacialá. derscüa en ©i .cicló anterior»,, se

debe -ré/'star 'cuatro veces él Jaultipiicandd- en. lugar ole. tma, 'vea.

Loa diferentes cas:ó¿ se .presentan, en la tabla e. Cuando, el -

par de bit© en consideracián; es 00 j se x esta, cuatro veces el —

multiplicando, y se registra la condición, de/.- no^prástamó" ¿ Sn

Jornia similar, el. par 10 requiere una resta; de cuadró y una su

ma de dos, de tal forma c;u© el resultado es una resta de dos -

veces el. multiplicando. ,B! jpár de bits ¡¿íl 3?$quiere la resta —

de cuatro -y la suma de ls lo ^ue da como resultado una resta -

de tres. Esto se coiiTpleinenta, ai restar doa vedes el multipli-

cando y registrar un prélátamó pai?a ©1 próximo ciclo*

Similarmeiite, ©1 par dé bits 11 req,üieré la re.sta de cuatro y

la siima de tres para tener el. resultado' -i. Kstp se realisa —

al no restar cantidad árgtma, en. est0 instante y registrar un —

préstamo para, el pi?{5xinio ciclo.

Sumar I> • ' Pr as tamo

. OO • - ^ • . . • O

01 . - • ' . ' ; *-a. — . • ' . £ • '

f r> • «P ,JvW • > -. ,*T*-lC " * [. '

i±. - . : • o .

Tabla, é Muítipliéacife ternaria para, números positivó's,Má—

•todo 2, 'c

Al ©xam.inar las., tíd;^: tatolasi s:e Ve que la- condición; de- prest a_

mó tiene- lugar cusüado el, JDÍt menos significante^ del par.- es '+••

un. 1¿ Sstó, es inuy; ¿til ppr si m±.:smo- y además indica, lo suc¿

dido en el ciclo .akiteriorv Asi^- el Bit menos .sigíiií'icante —

de este par indica- el; préstamo para este ciclo y' el; bi,í; mé^-r

nos .sigriificante del par ide la isqtiiei'da> indica si ss na —

producido un pnést^amó en el ciclo anterior y por lo tanto si

se debe usar Ía: tabla, d; o la- e i.

c) GXei/0. EXTRA

Si el bit menos significante, que s© encuentra en. el. extremo

derecho del multiplicador, es un lj entonces un^ préstamo, es

registrado en- est© par* Esto requiere de un . ciclo extra <%UQ

realice ¿a inesta de- una ves el multiplicando del producto no

- 53 -

corregido,,. Esta corréccián; pue4s s.'er réaldsada en una de las —

tres fibrinas posibles; priiaerG| se puede; realizan un. cicló ex^—

tra s<5io cuando ©1 bit menos significante déí sráltáplicádorí es

un, 1* Segundo, se. pue:de:- iñt.éñtar réa&isar' un: .ajuste d£ ciclcí

después de 'orne ¿é ¿btá' to^mád^ $& ôduet.Q'; no 'cáo^z'é gi<á&m- En és. -

te Qáso5".. ^"e .páéa\^-l. jparpducî;^:-: a taíax^s- del ^túsaadQr;. rés'$a¿idó;. . el

multiplicando 'Cuandcj, el bit multiplicador: ©s 1; y deteniendo -

cosrpletarnent© el multiplicando cuando ©1, bit mujLtíplicaáoz^ es

O* I>a; tercera 'alternativa, ;s© u^:a cúand.o e^te m¿tp4o ,se aplica

jpara exámüiar' los bité "o^n: sécúenqia. de d^récha^ 'a, isgiÁierda* Eri.

esté casó, al; e»^>eaa3r la ísuliiplicáói^n; ©1 prsdtietd; par-cial, 03

Q¿' gzj; lugáo?-- dé ;éntrásr: él*. Q al,, s.u iadó'z*'. én.trará^ aí

entrada al sximadpr' éh él ciplo

pon', las tablas d y é; la dtra, entrada, está d'etérnzinacia pp^ el

jmiitiplicador consplemeñtadó, s±. el bi¿ ménp's signi^f'icah.t© es: —

un i, aplicándole a la;, entra.cia re&ervadá ¿lormalmenté para el: —

prpcûcto parcial* .

d) DJHEGGIOH- DBI/ BXAMEíií Á£ ífUJ>TXPI;ICABGH

El mátpdq descrito ante-riornaente no dajjend© para, su efectividad

de la diróceián e±x la cual, se exeaninan loa bits del multiplica-

dorv Avanzando feaeia la izc^tiierda sev escobe un, pa2? de bit^, ©1

bit- inás práxinjo de lái^quiearda indica la condiciíSh del

Si; es, un 1 s© resta de' acuéardó a la. tabla 0; si es O3 s© suma ~

de acuerdo a. ¿a tabla df

.». 54-

POH

más (isjí -Y* áBKos; (os) •

áé '^nu^tlîidaeiíSii: '4;ep'03Í¿tó gj'ara. •Sú''ra¿íde3¿ ' cí'é.'.'/i'a - ;->

íToriná .'en -la Qué ; s'¿; examina 'el' inultipiica'(iór¿' '^¿'/é:áté'-;c'ásá¿:'--; sé,

examüian las laileiâs' caá 13 ¿" 0sí tina hilera cd4¿ist^ de'-'iía .rntí—

m'ero :consecütiyp 4©; bit:s 'icíáñticos» Para. .cada'.. hil'érá. 'dé' -ls>é¿

"dé %üiia'/réáta' y>;una'-susjaf ;íiada'"siás<:(5ÜQ'. :t¿n' ', --•.

e<ûieri3 para. un4 h.il©ra dé Qs\ 0ófflO'"z¿h^ fii.

7siérîr'é;'' aparece''' entr;©' Isiierás" d© 1¿>- se puede, decir

- ést^ ,pró-césQ 'kfealisá 'una.- s'um .-. .'oí. una', ''resta- para; 'cada hilera

d© -é'éró.s- en, © i ínuítipíicááor*^ ' . • ' • ' • • ' .

¿a teoría d© ¿ilesas indica qu© 30 tiene urt/aiip¿3?o 'para este — •

método si los le y 'los Os del: icuiti|ílícádor esián distribuidos

al asar¿ Guando ías cáraciérís ticas son dé tai forma ûe las

hileras spn grandes, los ahorros! son todavía más grandeá{ por

cálculos:; con pócó'é Itígares eignificatlvós donde

imichbs QB«

con£iguraci<5n del registro para este método debe ser tal -

que sea posible la suma o resta del multiplicando a partir del,

producto parcial» • '

Al retornar- el nuevo pro-chic" tro parcial del registró prteari-o al

regia/ero principal;,- sé realisa, tm. ndmero .variable dé: desplaza-

mientos, lo que requiere de' stdl tipies cíi"cuitos de control* C¿

rrió es de esperarse, esta ventaja 'eleva el costo 4©.l .sistema, -^ •

Un déeodijTidadór de ttsanó' déreóná, de 'J£ bits dé.1 múltiplaq'.ador —

es"' acoplado' al re¿ls;trb mült-Í5>ÍÍea,tíor dónde K: ©a: él mayeír nu-

mero de desplazamientos qué pueden ser realizados cada ves, —

Se requiere d& díspositivo's aujcilia es jíara, procesos tales GO

mo> registrar la illtimá acción que tuvo lugar en un cicle dé

la

XX. 4. 2. a TBORXA D® HT¿BíHAS

Una representación alternativa para una nilera dé Is qué apare—

c© e.n cualquier lu ar» es buscada en este método» Primeramente,

se considera, el numero binario dé s<5lo nileras de Is.

minero Jl«é«;XÍ es transformado al sumar consecutivamente po-

í? de Z9 empesando oón 0«, Así, cuando el ndinero consiste

&— 1 -k— 2 1 Ode k I0¿ es representado por; 2 -f 2 -í- . .. -í- % -f- 2 .

Ctiando se suman estas potericias de 2 el resultado es 2 -Z^ Si

3Q- súizia. 1- al nilmero consistente cíe k ls# cada uñó de la loilera

se haee O y produce una. llevada. • Así, el ndazsero obtenido con-

,- '56

. - . -si.sté do, ;X, segui'.dql cié k Os, dsô es .100;-...©O. . Sste rjoísiero' es

2-",. que fue. pbténiódo. ai sumar 1 al ndmero -original;: .por

el ndmertí origina^ es'-l. inehQ's* Que.1 .¿"ate -ñlShié2?pV . • . ,. , • . . - .

Bata áímpÜ,fi:,oácÍ.(5n. .dLñd£.ciá.. <£ue .U££. .niímé'ró'- 'coaa sis tente' tas'

lera, de.' Xs -puede ser1 ..ireprîseñtad'é rest.anciG .$,- y' sumari.día una pt*--

teñóla dé '2,- .que es 1 .mayor-que -la- más alta' potencia .encontra-

da en él nú^ne,ro, -Ásíí ' . • . , . '•

fe

A :coñtdÍ7iiaéi^n:se'':.considera, tan raímero consistente d© k ls¿ se—

' . . _ ' . ' ' . - - ' - - • -

guidós d&. m Os. .Bste nzultij^lica al. resultado. - . . . • - ~ .

Por ¿ó' £antpr ''-puecte s.éar-r-epreseiitado Gónaó,.;/ 2VM ' '

171

*. Dé donde i

'm ' ' k-í-tá- ' m.

¿a ecúaci.cín' 2*4. 4^ óon'tinüárá; 'siendo'1 válida' cü'ándb sef1 cónside-• • . , ' . . . i ... ^ . . • . . . . •

con hiie.rás; ¿Í^rná.áás;. dé.* la y , Óis. . . . . - ' . - • " ' ' . . .un

Se puede ' t&ánsfórtiasfr. uzi'a,"iiiéz:a. de 'Ís:.'d01

sidereüidó qué fediigisté dé siíip Os siguiexida' a, é*stos una/Hilera.

de Is y usando ei-ká-todd'' .expuesto para sirapiiíícap el riilnjero r-" .- ' ' . - . - ' , • • • . • • - . . ' , , " - .. ' ' ' ' . ' . ' ; ' s' •'

original.'/ Faâ" nác ér' tin.'priíáé^r intento, 'sé .examina un númez'o í^,.1

Gonsistente dé" k le,- .sé^úído por* m Ós¿ • sexuado '.dé' . -.¿r is y 'seguí

do de s Ós¿ - ' . ' . ' • ' '" ' " . . . . . . . . . ' .

; - ... 57-

k m r s

V a-- ,íl. CíIibOÓQ*. . COO0ÍI7* ,* 111000000." .. QÓ

El' primer : grupo;- 'dé' >. !;,£ p .. se -repres eñt a-( por j - S t í S (2: -Vi). ¿. .. -I*¿ — •••

, Hílela de ^Ís\:es;->repr;ese«taGÍa pp-rj.. 2 . (-2 — l) -••; . ;Se -es.t-á —

examinando esté >'&&&&£& ¿óm^ ;áÚ.. se trulrá'erah, • das Üil.eras" . . " ' • • • ' , » X - " • ' " ' ' ' ' ' " '

puestas*' . • ' ' - ' " ' . .

V =¿ 114 i...lZ00QÓ'Ó¿ 'z+QQ-"4- 11* » ..110OOO. ¿'#00-. ' : • - ' : / - " 2*.4. 6

Por eso, esté

Bste procedimiento puede ser generalizado' para.-, cualquier ''hile

ra de Xs en- un número; en : cualquier posición., de es.©, niímérp., •

* 2 *.b MULTXPBXeADÓR G.OHSXDERABO,. ¿OMO HXLJ5RAS ALT^KKADÁS:

Guando sé. refiere al-nxímero representativo ' del multipliGad'prff-

ttna nilerá de Is, '."requiere dé una cieí'ta eañ.t.idacl' de:, sumas^-rá-

pidas'. y desplasamientós*- Bsto 'puede ser1 reemplazado, poo? una. -

re.síta de 1; al" bit' .cienos • • sig?lijficant4 de la M.1 era, seguido: por

una suma de un" 1' en: la/ sigtíient© posición; ,'a la isqulérda-del. -•

bit m&3- sigriiíiaant-é de- la .hilera/ Se\* yi^ualissar'- mejor

al notar ' o ornó el multiplicador., requ^er;© de. sumas, y. rest.as 'del•*• . < . " • , • • - , ' * * •

multiplicando» : , . ' * • ; ' , '

Multiplicador

Sumas desmultiplicando,, • ' • , ' • ' ' ' ' " * •

Restas del '¡mii;t'ipiic:añ<i<;>; : oooíQOÓóóíoiobcióói' -

Par- 01fe0:tua;p la imaát;¿plÍGa.eá¿h cdh éi. 2nu'ÍtlpÍ.ici'adc)-r! examinado

de esta £&,3?fti&-t el r0¿^strei maltlplicádpr1 ''es-', analizado, ds* • ,'dere

cha. á isqUierdst pó-b el áécódificádórv.. eí déooc£i:fiGadQr '.dé.tec-- , . , " . • ' • ' 4 ' i • • ! 4 " . * . ' ' • - ' ' . . '• '- ' • ' ,'

t.a tina Hilera de- 1.% y permite qtífe s© realice una; resta del 'cz

tiplicandpr. A2J deírectazfj q.ue hay tre¿ ls en esta íiiIeiAa¿eí

triplicando y el producto parcial deben s;er desplazados tres p

sicionesv . • ' • ' ' • ' ' . . ' • ' • - :

En él próximo ciclp él décodificador detecta una nílé^a de 0s,

ástú permite xzna stuná. del uiiilti|3Íí cando al producto par ¿i sai-

desplazado. Be£3pu^s d0 que sé réaiüsá la suma, eí inultiplica-

dor/ y el producto parcial» son desplazados dé acuerdo ai nilme-

ro de Os * para es fea^ caso' tá^ea lugares. ' ' • . '-.,'•

A continuación*; eli deópdificador (ietecrta una ¿iÍ©ra de/'

ésto permite un'a "^-¿.táytdélmultiplicando y un- despia&áíni éxito d©

una posición* EÍ '0 aue sigue ¿requiere de liña suma y, el despla" ' ." - . " •• '*• *' •"" • . " ' . . • , ' •• .• - " i .. . ' .. . . . . • ' - • •**"

. samiento de uña; jaí^Siiei^ny, I/os;-cuatro le. que. .siguen • requieren

de una resta éégii#da;.dé un,-, desplazamiento: de cuatro liígares- y

se continda de. ésta forma* ' .

• . ( i ."* .. • . - • - . . : . ' • ' - i -¿ ; ' • ' , ' . . ' • " • ! • . > ' • : • - ", . •. : , . . - . . ' ." ' . ' - ' - ' K : ' : •'•' ';; . ' • • . " • : " 'Cuando él número ;de ÍsJ y;0s en una lailéra excede al ndmeírd de

-, 59 -

'desplazamientos qué puede realizas* la computadora, el decddifi

cador detecta gue la di tima parte, de' la 2iiler.á bajo examen no

es ,uná, nueva, siiia> parte de la,, Jalera. ..á^nteriory ., $21; este pun-

to; no -se realisa ni- suma.-- sii .resta.»' Desplazamientos del muí ti-

8.aaT y •(££*! proáuóik?-. $a2?C;iál\£S'e • ;au^*2dén. has, f; el •^tiei .se- haya -»

ó la

-Una .hilera de Is á la isquá^rda de'un número- requiera dé una,

¿suma ©n'. la posición que excede' a ía .posición; más- significante

del 'producto parcial». JísfcO- no fjródii¿<3 un. desborde,; ya que.—-

una. resta, ha preoec2i,do. e.sta. ópéraG¿í5n> lo cual "compensa esta

smaa. • • ' • " • - '

Un. Hiejtíraníientó del máfeodo anterior se lo¿-ra, siguiendo, lo.s —

527¿smos pasos, excepto cuando un .sala 1- aparece en. una hilera

d© Ga* Este caso es tratado e¿t ¿"orraa, regular j realizando una

sóia suniá ? córrespondiient0 al 1 encontrado •

Guando un O se presenta en una, nilerá de Is4^ sé réalisa una

resta en la . pGBic.i.¿n del O> utilizando' el. mátodo expuesto»

I/a: configuración cí© los. registros se muestra en la figura

2.12. K! multipiicando' es almacenado en el registró D» el —

ñiísmo que puede 'ser .réquss^do por el sudador en forma, f'iel

- 6o ~

o compíementada* Dt o De, Bi producto es almacenado en el re--

gis tro A y sierre; es requerido por ©1 sumador en forma fiel.

El resultado producido por el sumador pasa ai registro A* * An-

tes de retornar al registró A el, contenido en el registró pri-

mario puede ©star sujeto á: un, ñámelo variable de desplazamien-

tos a la, dérecná» JSÍ ntlmer/e> iaínimó es 1 y el. máximo K¿ t

por condiciones de diseño como económicas ¿

f . ,. .. '„ .i;-

""""1 --• <;-í:-';v^i-it-ii'Vi; •'•'- *.r. .w- :vtl>''-,fc':-'á

• v

¿ 2,12 Configuración del sistema para multijplicacián por-

desplazamiento de Os y ls> Examen del multiplicador

de derecha a izquierda»

A medida que la suma tiene lugar, el multiplicador es transfer¿

do directamente del registro Q al Q'. Después de la suma, este

.- 61 -

multiplicador, a medida. q;ué regresa al registró Q» es desplaséi

do el mismo número de lugares que es despiadado el producto,

Cada, vez que tiene lugar un desplazamiento muí tipie de bits, l'a.

irif0rraa¿ió*n de; la 'parte menos sigr L£ieán;te del, registro A'1 es

transferida a leparte más significante del registro Q:» Dé es_

ta forma en ¿ lugares desplazados a íá derecha —^ se encuentra

que el bit del extremo derecho del registró A1, A1 entra a la

pdsMcián (N-i-fl) del registro Q, Qw.. .» y continúa de la

te forma:

A|

• 2

u

8.AW-Í-í-4 para todo j tal que

Ssta última condición es requerida cuando s© ti.ene multiplicado;

res negativos.

Si s*5 tiene la facilidad de desplanar K bits también se requie—

En (B4J págé 194-196 se encuentra una representación alterna-tiva jara el análisis de- Isquíerdé a

re de la facilidad' de decpdificar los últimos K bits dej multi_

para, .hacer usos de la facilidad dé desplasamiento<

Adicionalciente al decddificadpr> varios, .diepojBit;iYos almacenado

res da. bita. son neídasariós. y alrvea piara funeipn.es.. auxi i i ares ¿

Una. de ést:as ftiñ.e alones es; el,, recordar s;i' .la lii.tima. hilera fue

de Os: o is » .

MÉTODO mJQ&Á£Q POR DESPLAZAMIENTOS DE, la y Os.

El objetivo dé esté método es el distinguir tan salo 1 qué se

encuentre en una, nllera de Os y vic e/versa.;

Para investigar las alternativas posibles» se expone la tabla

f, la misma que esíiá basada en el examen d& los 3 bits fina-

les del multiplicador. En general» el decodificador examina-

rá K bits del- multiplicador ¿ ¿in embargó, son suficientes 3

bits paira indicarlos casos qué deben ser tomados en cuenta en

la implementaciin del sistema»

Se supone que se tiene una hilisra de Os coiáforTsié lo indican —

las columnas centrales de la tabla f¿ La, entrada 1, indica -

que tina fila de le Os ha sido encontrada» lo que significa que

continiía la hilera original de Oss Para la k'<^K, .la hilera -

consiste de (k-ffc) Os¿ B& cualquier forma, asta .es una hilera

continua de Os i Wp sé réalisa ninguna operación aritmática -

,- 63 ~

, solamente desplazada k lugares y se pone H a O para la ni,

lera de Os* .

En-tra-da •

1

2

3

4

Bits delMultipli-cador

" k 'lOOOÓ.i .0

kOlí. , .11

Je:olí. . ¿no

100». .001

Hilera

Hacer

N .

s:

' á '

A

anterior

• Luegodesplá-Sáz

le

k

1

k

de. Os

H

O

1,

0

0

Hilera

Hacer

A

N

• .s .

K

anterior dé

desplaiísár

• ' •••'• ' ;. •:• ' .

k

k

k

1

Is

'H

'•

0

a

i

i

Nota:

Método mejorado por desplazamiento de Os y Is, don-

de A indica adición/ S substraccáLán y N para ningu-

na operación»

fí,, dispositivo dé almácenanüentó que indica lo que

v sucedido con la íiilerá anterior^

I-a entrada 2 es- el principio de una nilera de ls> para lo

cual se reduisre. una resta (s). y un despla:sainiento de k, lug-a

res. Ssta es una nuera de Ís> por lo tanto H es puesta a 1»

entrada 3 es uxi.-. caso ;espacial de la.1;, entrada. 1 y .por ío tan

to tiene resolución similar1.

La. entrada 4 es una Hilera de Os con un salo Se suiria

para compensarlo* s'e' desplaza sobre los Os y los Is que siguen

en un total de k (^K) lugaresv Sa pone H a O.

Guando precede una h± lera d© la, el al timó conjuntó de colúm —

ñas de, la tabla fV se' refiere a. esté éasó¿ Bnfcone'e's la entra--

da 1' répêseníiá una- nueve, laileâ d© .k £>s«- ¿a entibada. Z es lina

iiilera continua de k ls¿ I^á entrada 3 QS un salo O*. La entra

da 4 es urí casó especial de la entrada 2«

XX. 5 SXSTJMÁS PABA TRABAR fílÎEHGS WEGATXVÓS

a) MüLTXPtXGANí?0 JÍ2SCÍATXV0 Y iTOLTXPIrXGADOR POSXÍXVD

Guando el multiplicador est positivo, el multiplicando negativo

no presentará probíemas^ gue no hayan sido expuestos anterior —

mente; nuevamente s© suma el multiplicando al producto parcial

coinq se ilustra en la figura 2..13V La única diferencia, es que

se examina 'el inuítipíicador 2 bits a la ves* Hay que notar -

que cuando el producto parcial es negativo y se realisan des-

plazamientos liaeiala derecha» el bit del signo que es un 1 se

lo duplica en su ptísieián más significazite como en la figura -

2¿13*

A. veces se requiere; la i*esta del multiplicando del producto -

parcial» Se hace ásto complementando ©1 multiplicando y

dolo,: más la llevada correspondiente del par anterior, al pro

Multiplicando f-ra) . Ll

' 1.1101110001

2.13 ( !Í3¿-2 -) (-13X2' ) = -I433c2^ usando nbtaci<5n

GO/nplernen'to de 2

ducto parcial» Por supuesto ¿ él compl amentar un numero negati

vd produce un numeró ip0§'á"tl1rpé' FinalmérLtaf &e puede empesar la

i3niltipiicaci(5n con. la. c'ómbiriáélóñ; 11' qiie J?e4^ie2?e ¿s. substrae-1

cián.. del multiplicando1 (que es negativo) 'ó la Buraa del comple-

mento del jnultipiiGshdo. (^üe es pdsitiyó) él cual producé un, -

producto parcial pdfí;itiyo¿ .Ésto será., resuelto automáticamente

ya <|ue uno da los; ciclos suóésivos- suníará un, numeró neg-atiyp; —

de mayo.r- raagnátUd en el:, producto -parcial>' produciendo como re—

'sultado Tinal un iatinl0ro; zi

b) i'ÍU¿atXPIíICAIÍI>0 Y

I/a muí tipl i caerán negativa, pomo, se lo describe aquí se reali-

-r 66 -

.sa-utilizando, él rá^tódó . 2 ilustrado en la -figura • '2» 14,. el cual,

requiere- del, complemento dé ¿ "d'ei'znUl.ti-píicado'r'. £ntónc'es cada

0¿ , -. Multiplican

0,0001000001

Oí 0100010001i* 10©Í0

1

1*1101110001

0.4 01101

01011:

i.liililooiqi

'¿¿jdiiiiooiiLOO10

1.11GÍÍ1GG01

?' 2 veces

Multiplicando desplaaado 4 veces

;o de 1 del Multiplicando

- MÉTODO 2

Multiplicando (a) ' . •'

Mulitipli0a:ddr' c'.pmpl.enl.entado.- .

Gomplemento- de 1 del mulciplicándo;

L41 despiadado a la'

desplazado. 3 veces-

¿S¿9

Jilo

1,2

1/4 .

L6L?

.£8

L9"'"LIO

(-¿ixár*}-. (+2.3x2"-) «:•--143x2"" • usando, notaciárt. cóm

piemenlto de 2¿ Métodos 1 .y 2

int,erp3retada, qómo, tzn requeriniioxivc para el cossplemexito

del cniltipliG-áñdp ; cada substrae ciáai rtícjuiere del, Hiuítiplican.

Uo eon, su. verdadero- signo ¿ . ;

a

ancontrar el complementó ds 2 del" mtíltiplicadc-rj aun si. ~

sé Ib • exaftihé" en p&resr sis bata de 4©recna< a. izquierda. so utíli.

3arlá¿;la ¿ágilie£|e' re l'á.i. éefc&paiíé "ando: poz1 .la, 'derecha;, ^or1 cad

Ó1 en el rnultiplicadpr Q&& se está complementando, se pon© un Ó

en el - complemento; la.' primera vea- que se encuentra ton 1 en el

mult¿pl£cíádor uia: 1 en; él córápléüiantG y iuegój, cada. O sé

plasa póir vm, 1 y cada 1 por" ixa G'¿ '

Le' tzii par ;dé^ bits del' inúlti^lidador depende

en este caso .de dos íá-dtoress si. se 2ia encontrado previainente

un 1 'en el caütiplicádor o' si aé íi^ prócmcidd tana lleyáda en

el c£cio anterior1 (que es ' un ^eqilislto- para ^ Veces el multi-

plicando) », todos ésto^! .casos; están' sintétífisádoQ eia: la tabla g\i no -sé encuá¿rra ürt; I /¿revianíénteV' 'es' iinposibíé' texier-uña' -

llevada. Para' determinar el pro;cesóf a' "seguir', sá" encuentra/-'

el eoiapicmento de 2 -del ij'air. de bits en cbhsideiracidn y sé ' le

interpreta como 'en la tabl¿ b* Si previamente se ha encóntra^

do uü 1 el complemento de' los bits ' coiasideraáos es diferente

dé los iaeñcionadds anterioriaénte.' si no é;é tiene una llevada^

sé;- obtienen las entradas del medio de; í a tabla g, al, interpre.

tétr el co3^>lément6 del par de bít.s; usando la tab^^.b.Si una •-

llevada sé preáénta¿ se interpreta el conípl emento de este par

de bits como en la. tabla c.

Sin/ 1,. previa , , ;

Bits

00-,

• -01.

la11

Comru>'.*n

' -OO,..

- . 1.1 '

10

®.3¿.

Sumar X) í,Íeva¡da

•:;•- &:::.. - • " - • > < -0;:. > -

-i;- " ' • • ..-..-.I ;•-..' ;

• • • - • , £ ' • ' • • o;- - • •

- 1 • - • ' • * • G ; " '

• . . Cor

Gómplemen.to

:.' : ¿1. . ;

-;:ji4 .• OÍ,'

. 00 -

i 1... .previa . . . \ . . ' ; . . - ; .\.. •; • •Sin llevada

Sumar D Llevada

: -^\ ••; • .*""• ,•• -2 . ' • • 0- ".-.

I 0: •'

0 . • Q

Con. llevada

Sumar B Lle-vada

". . :ó->.-' :.;\¿i

• ^x-'':- -.:'"..'is. • " - , ó

. a i 1 " . ."• ó

Tabla g )feítipiifeáci;<5o;vterii'a^ia. para éniltipÍÍGa4ór©>; negati-

- 69 -

MÉTODO- MAS' SXHPLB . PARA. LA eOOT>IC£ÜH BE

Cuando se tiene un multiplicador positivo y un. multiplicando

negativo, la raultiplieac.ic'n sé realiza domó se, .describiá en

Un multiplicador negativo es tratado en forma diferente de —

acuerdo a si se usa no tac i ó*n complemento de i. o notación eom —

plemento de . 2¿ .En" ©1 : primer caso>. el complementó de; 1 bit mu¿

tiplicador se pbtiené "directamente y para el segundó caso, la

funcián F (que ind:ica, si se presenta ó no el primer l) -t es apldL

cada siendo esencial cju© se proceda al examén de derecha a iz-

quierda, de tal forma qué la funcián F tenga su propio signifi

eado*

En la tabla h se encuentran- entradas para los bita del signo —

del multiplicador, Q, , la funeián F y tres bits de.Í multiplicas. . . • . " ' • - *™*

dor, Esto's tres bits son: el par de bits en consideración, —

Q. -Q. i y el bit adyacente izquierdo Q. _• Bs te di timo indica£u . ' •• •• -' ' ' '

s.í una condición de préstamo se aplica al par de bits conside-

rado. Cada conjuntos de columnas contiene, cuando es necesa —

rio, el complemento de dos, de los tres bits5 los múltiplos *-

del multiplicando que van a ser sumados o restados, las coné —

xiones entre el registro í> y el sumador para producir este mdl

tipio y finalmente fija el bit & de almacenamiento cuando ésto

é¿ apropiado.

- 70 -

QÍH

00

: o©iX11

Q •

' - o- •6

- : ' l - :

- '1O0'

- i-' i '

'

áiO"10ió1o1

Q - =s

SudarD

0 -' S' :

2 ' "¿r •

.If .:. '

' ~2^ '• '•• -2

' O

0

Cone¿tar

- ,:• :

Ó'1'-*" m:

' -• fit; •í).i?í*

• ''Be!1 • f íc r .; BC

0

" Q =1S: '

Comp%/£mentó

' . , -111

' ' / - ¿:í'<3''- '' 3L0Í;"'; -:i!édr '011

• 010 " •ÓÓ1 '

• ooo

F"¿rl

' JD

• ' ''/"'.'ó:-

~2 ''¿•"¿ '.4-

4v' .á-

2' ' ;

0;I

Cpn¿£tar

; ' ^ ©*'•"•' Dt.

fei--Í3tl-ÍJCl:

• •;&&'.DeO

Gbnípleráento

•• CS'OÓ' •"'••.', '.ili"''

•i'i.Q" :

1 ' Í.01, •iéo.ói i.010-^¿-

Q. • Jx, 1 TS f\ '™J. j 4? —U '

S . . • • ' . - _ '

Suinár Gonec^B . tar

• ' • " / , , •* . . 0- " • ' '- O;

r> .. o /: ,. .••' :Q,' •' ' ' "—•'2' . "- : ' ''--'Bt/ '• - . ^;á,i ' , ; '-¿t'• - '4 • - ;'íít:i,

• '.;:ft- • ' - ' - . -•"-•"bel

/. ' ' 2; ' ". I)'c2- - £b;

F

O11Zi111

Tabla h " Conexiones de los registros ^iara rmaltiplic ación ü.er-

• ' : líáriá- de zr&nérOs con: -signo, éxázainandó pares de bits' . . ' . ; • ' . :' '•- í.' ' . ' <! . " - • • • ' ' , • . ' • • ' - " . . • ' . • . • • - ' • ;- - . - ; \ " . •

. • del multiplicador d©' derecha á izquierda

ME&OS& QtJK EXAHXXÍA El* MUBCTPI.ICÁDOR BB . X2Q:m;SRI3A

A ¿ERBGÍÍA. • ' ' . • . * . - " - • • . " : • ' ' '

Parece raro qué eí éísteíaa que -fu® considerado; aiát^riprpíení;© .-

ai examinar pareé: de bita desde la po/^icü6rí más;. significante; a

la meño;s: signi-ficaateí no esi aplicable a I3niltiplicad

tivos con.complemento .de 2 cuando ee analiza en. e¿ta

'Para, multiplicadores" positivos', examiiiados: .d©

cna pueden ser, considerados eo'mo se d;0^Gribio;!. an.té

te método presenta la, ventaja de que jal. prodSuc.tb parcial; man-*• - • . - . ' . " . ' . •. • - . - i - . ' , , . , . _ • - . - : - . , " . , . : , . . ^ ,* • • . ' - . . . . ,,' '. ' : . . • :";. - •••'• .-., .'•< -.. '. ;• i - •

el signo, déi .Multiplicando a lo:,Alargo de .13= imAtipli<?a----

Aunque.' sé; requiere un' cicló. ádÍG;ioñál, de. ^ín'ali'sa;ei(5n4—-i -*- . • _-'• . - * • • . _ • . . - - > . • [ • •_ - • - • t - t • , . - . . . : . , • • - • . . . ••'

es fácil realizarlo'.••¿-: I/a 'gran, desventaja éis- que sé- '-hace- neoessi.

~, 71 -t

rio un aumento en la capacidad del sumador.

La explicación para la identidad de las conexiones en los dos

casos puede ser presentada, en una filosofía negativa doble^Las

combinaciones de los bits del multipiiéádor (ver las tres GO—••

lumnas centrales de la tabla h) qué requieren adición, para muJL

tipÜcador positivo^ requieran substracción para, un multiplica

dor negativo, y viceversa* Sin embargo^ un mulitplieador nega-

tivo requiere primeramente complementar el multiplicando y al

complementar dos vetíes al multiplicandOj se obtiene el multi—

plicandó original.

Primeramente se forma él bit más significante del producto par

cial. Si sé forman los bits menos significantes del producto,-

los bits más significantes son desplazados fuera del- registro

A* nácia el registro í£i A&í> al final de la multiplicación ©1

producto dé doble magnitud es almac'enadó en ios re¿istro-6 íj y

Á y el multiplicador» se ha perdido épmpletamente. La palabra

más significante está en el reg-istrc> Q y la menos -significante

en él registro A. El multiplíeandp es mantenido a lo lar ó de

la multiplicaciáhr

Como la notación compiemento.de 2 es más efiéas;, el examen de

derec&a a izquierda del multiplicador es ÍO recomendable para

ésto tóátódó de multipüeácián de alta velocidad*

JSJL análisis de isquierdá a derecha ©s aplicable en particular

- 72 -

cuando se utiliza notación complemento • de -1 debido a cjü'e él —

complementó de 1 de euaiouier bit en un número no depende en

ninguna forma de los bits de la derecha^ Gomo se sabe;, no su

cede as£ en ttQtacldn. Complemento de; 2 y asta es le rasan j?or

la qué; ¿se requiere- la/^uñc'i<5n F> La dñicá t . forma c^ue s.é puéd©

usar el, .mét&dó iaenelóñadó ¿ote :un, flíultipli.Gadór negajilyx? utii¿

sandó notación complementó; de 2, es ijielu-yendo; un ciclo ini-

cial especial, él fcual, encuentra, &ZL cpn^>Íerfíento dé . £ de un -

multiplicador y lo .almacena en un registro apropiado ¿; Coso —

en. números positivos, se requiere lin. cicló jfinaí de correccife.

, g"i 1 . c CC TFXaüRACÍÓW DEL SXSTEKÁ

í/a, configuraóiíSn del sistema, es. la, misma utilisáda para .proce-

sar números positivps., La. ponfigitracifc áelL. registro para, réa

lizar la isultipiicaci hy cuaiidá se examina el multiplicador -

de isquiérda a derecíiá¿ ©s diferente del usado al examinar de

derecha a, izqtiierdáj; cómo se vé en la figura. 2>:15- SI raulti-

plleador se; almacena en el registro Q, &1> producto; se acuraúla

en el registro A y él imiltiplicandp se almacena en el registra

Bl raultiplicando: puede ser usado directamente en su forma ori-

ginal ó completado o multiplicado por 2 en. stl forma original ó

complementado^ A deotida. que son examinados los bits multiplica,

dores de la isqúierdai son descartados ¿- ralentras que. el regia-

73

tro Q' es desplanado a, la isQtiierdaj hacia el registro

g¿ 2il5 Gónfigüraciáñ del ^istema qú© u^llisa multipliea

clan ternaria examinando al müit-iplicador- de is---

qulérda SL derecha • .

Y5. 2 MÜLTXPÍ,XCAGXOW JDB NÚMEROS MEGÁITIVOS

TOS DE Os y Is

Bín la. notacáán complemento de 1¿ las hileras de Os represen-

tan íiileras de Is y viceversa» Para la ndtacián coiapiemento

de 2, se debe notar dond& fue reaoiapeido él primer 1¿ según,

el mátodo dé coíTiplementaeiíSn de un mítnero> al encaminar él

tiplicador dé derecha á, isqúiérda* Batí? significa que la p

mera hilera dé Os es manejada cómo Itilersi. dé Óe¿ Luego d&

que se encuentra ün..l jos Is en el complemento /aparecerán como

Os y viceversa, Bór lo tanto, este caso requiere de un trato

especial* Luego: que. sé ha encontrado un 1, las hileras de Os

son manejadas como, íiiléras - de Is y viceversa* , ,

Se hace; neé..<9sario ton dispositivo, <áe; 'a.Írdiacénaini.éntó- Ip para, man-

tener la; informacifc concerniente a, lav presencia del priraér 1.

SÍ dispositivo ¿V es puesto a 0 'al, cojnensar la, multiplicacián y

puesto á 1 al momento 'de. que el bit multiplicador menos signi-

ficante es reconocido .COJEO un 1» De esta manera, el resto del

sis;teina. tiene la información concerniente a quá hacer antéis y

después de que el primer 1 ha sido encontrado»

Todo lo ejsplicado énH«t2 sobre multiplicadores positivos -

puede ser aplicado-' al examinar el multiplicador de izquierda a

derecha y de, derecha á izquierda.; .

Cuando se empiesiá. desd@ la isquiérdas él principio de una_ hile

ra, . d-s Is requiere ,de la. suma del mulfeiplicando y el principio

de una hilera de 0s requiere de una substracción, los multipl¿

cadores negativos en notación complemento de 1, pueden ser im—

pleraéntadcis en cualquier dirección.

Los ¿ául.tipliGád;ore;.s complemento de 2, requieren qué se examine

el muiltiplicador d^ derecha a isquierda> debido al método quet • . •

se utilisa para determinar el complemento del jnultiplicadór» -

-• 75 -•

. MET0BÓ MEJORADO PARA MULÍTJPJSXÂGJOH BB NÜME&0S

,el .método iftéjórado, se debe reconocer un bit: aislado en una

hilera de bits- de s'a^áe-te^fs'tieas' ppuestas.Y tanta para niultiEíli(• - """

¿adores positivos' e orno .para: ttnil^tiplida.dores? .negativos eomple- —

mentó: de 2.-

©Í: prôcedizniento a se^tiirse ©s el éstétblec©^ una 'tablat la. que

expliqué lo que B&. d.ébe hacer cuando se presenten diver-sas -

eventualidades.. LA tabla, f* [méépondé a esta necesidad^ excepto

qu©' se deben e onsidéâr ;• J.as; diferentes posibálidád0s tanto pa-

ra.: FJ como para fí.

Al- examinar la tabla i a'ef izo tanque, cuando F^ indica, O no se na,

encontrado todavía un; 1¿ 'sáí'o se tiene la condición para cuan-

do fí es O; lo contrario ©igni fie aria que ya se ha encontrado -?

un 1. Sn la. tabla i sdlo se consideran los dltiinos tre^ bits — •

del.nrîtiplaGador. . éómo;: éstre; es un multiplicador negativo, án

tes de nacía s© debe eoirólezaentarló^ EÍ coinpi emento depende de- . , " . ' • ' - "- ' . • • " •* ' "

d.ó*nde so-:há eíic.ontrado; uii i previamente,.; -

Aparte del eonrpleméñto es nécesazb deterráínar el. niíiíieró de dea

pl ajamientos que se 'deben reaiisarfc si se debe, sumar p restar^

o lió ha.Qer operáéidn algnona y coma s© 'fija H¿ Para el óásp -

donde no sé hace? operaciones^ la^ fijación de H coincide con, el

-r. 73 -,

Por ejemplo; ©1 producto de Í011G11 x -Ü1Í111 (el bit; más

nificanté al extremo derecho ) •$. requiere: de siete • despiasa

tos y sumas .mediante el. raía todo norial ,y .sin embargo, la,; i2iult;d

plicacián: puede? ser ^xpresádá en f 6 riña diferentes

o 1 2 • 3' • 4- 1111111 * S '> 2 -f- 2 + Z^ + 2

que pueden, se!3? estc^ritós da. lal. siguiente; maxiera9 de aGUérdo; al

rhátódo de desplassamientp de la y; Óás.,-• ' ' . .' i -• • - • , • • • •

1111111 « -'2P t 27 ó lOOO'OOOl

doiid© los signos tienen su si iif'ic .dd usual.

Si es posible; désplázantiéntos mtíltiplos con. la introducoidn -

de la réstá-á ©1 producto- puede ser évaíuadcí con un so*lp: des--

plásamientó de siete lugares* En genaraí., los ñamaros- en, es-

tudio no son simples • secuencias de unos o ceros sino que pue-

den tener varias níleras alternadas* Así i

• lilOGOOlOlllPQlO. . - , : • - : fy ~+-' +. „+ . - : . .

- IQOiOOOlllÓOlQll

-.'•*"'+• :.- " "4 -l 'f- *••' ' ' ' " ." ••= lOÓÍOOOiÓlOOiÓlQ

Si. el número de lugares a ser despíasados e® íaaee constante>-

la íágicá de desplkiaaiiiiéáato es eliminada y es posible un arre_

glo alternativo, ya qua eí: desplasamiénto constante puede ser

reálisado mediante conexiones eonveniéntes.

- 79 -i

Un conjunto .de- realas que gobiernan la operación aritmó'tica pue

den ser derivadas de los ejemplos previos. Nátes© que la ope-

ración, présente -no;-, depende' áóió dé-, ios dos hit's. maltiplíeado---

res bajo .consideraeií5n sino, también de" '.si. 'la operación, previa

£u:0:. Una suina ó -una. -restsij si- al, déspla'sami&nto; es sien pre- de -r-.

lugares. ,• 0jat.on.0es les bits del. .irnll tipia: e' ador- deben 0er -=

. -en par.es', y- combinaciones dé bits pueden suceder so-

lamente en los dos bits bajo.

BÍ' ejéüiplo de arriba se transforma así:

11, 10,, 00, 01, 01, 11, 00, 10.

-- ' + ' • ' - • f- ' -Í-- '-^«E- 10, 01 , O0, OÍ>11, 00¿ 10 j II

- -f - - ^ 4«- 10, 01,00 j Olí 10/00^10,10

y ¿a tabla es:

Opéracián Operación,T, . Y. • previa Actual

O O sumali O suma sumar él multiplicando0 1 ' suma restar ^^multiplicandoí . í . suma, restar ei multiplicandoÓ O resta sumar el nroltiplicando1 O- resta : ' - süníar 2KmuÍt:ipÍicando0 1 resta restar él iaultiplicandó1 1 re.sta nada

Se puede notar que en lug:ar de almacenar 16 que na ocurrido en

suma ó resta? todo lo que se nócesictá exanainar ea el bit —

previo ¥_•, dé la secuencia, original .

Í! , 2$¿ 0G>, GO¿1Q

Sé1 puede tener la ñigtiiénte tabla?

Y Gperasiíín,"""

©••; : ; * . : • • 'i ( . ; ; ;G - • •

1 ; " '

0 ',;,:.

i.o

, Q -..

O;

1 '.

'i "0 -'

0;

-i :

• .- 0

.,.°0

" • '.::b.... ; i'

f .'I- i

cére»

siiiáar eí> mtiltiplí.cstricíc) .• • • - i " : - - • • • - • ' ., .-••:. - ' . • • , ' • • ' * « ' • ' • * • ' , "suiraar 2 • x ¿aulfeiplicañdo'

2 -

.restan.- -el '

restsLr; el imxltiplieand'o

Be la tabla anterior s©í ; ve-r < g . e : • _ , , .

— &£ bife 'Yi i puede ser- utilizado c.omb- xín Indicador- de. suma/' XT-. JL. . . . _ • • ' • .. , • „ ' ' - " ' ' ' ' ' , ' • • - . •

> resta, , - • ; • •' ' " . • . . ' • • . • • ' . - ' ' , ' ' , ' " • • ' • • ' •- • • . • • . •• ;

— La función Y¿ ^® Y r.; ¿-;. dlñdica. que 1 x muí ti.pl ¿é'ándcf- debe-¿.™* j. . ' - .. " " , ' . . " • .

si-miado:- o restado1 del : prbdiicxtd parcialj' ' - . • " ' '

- La función ^¿«¿^4.^^ +' ' ^l-l^i^l-f-l* ^"üca qué Z ic

p,^pliéando de.bé1 ^er , sumado o restado cieí ; "producto ..'parcial*

El. alg-orltmo anterior "-tisne varida 'caraeüeristicás '¿aportantes*

-: Deduce direetáméñte sin córrecciánf 'él,' producto compleí33©nto

dé 2 del nzul tiplicahdo y -ciuitiplicadbr-'réprésérLtádoa en la «•

notación .complemento cíe 2." Si ' el d£gitó más significante! " -

del multiplicador 'es un í^ debe reali-saree tana '.restfii. en el -

de bits ya q_ú.& YJÍ - para este par es siempre ;. -1» ' Para un

- 31 .-

complementó de 2 tina s.urna. en,. " éi enésimo Zugar no es.

debido- a que;1 ccstóemento. ' dé 2 (YJ "=• 2n-Y. • •

- Los bits múl't-ipl-icádp s 'puéáen. sez examinados desd : el.' ble —,

?; üasta- él'menos: sigñi.í'icsült'é. ¿Ü'uáñdó éstp1 se

o^ ya que Zas levadas se deben. 'propagar todo el p.rodüc

t o párela! ¿: • • • " - . - • ' . ; l ' • • . . - ' • .

&. A

U & 0

P A tí

'P £'

D

S. K @'JB, K Ó

JB

¿,--a?- x g;

.. A 0

£1 criterio más importante para justificar méritos de un proce

dimientp-. o sistema d©' raxoltiplicaciíSn propuesto, a utilizarse -

en materia de computación, donde el. dinero no es 'obstáculo, #s

el tiezapo que ése método/ requiere para cumplir con su objetivo,

Es te -tiempo' depende de muchas: rfá.c-tor'esv ' '

El factor mea significante es la velocidad1 misma de los cireui.

tps que se utilizan como' registros ¿ Í£l tiempo necesario ( TC •),

para' que la información pase a través d© un, circuito, depende

de la rapidez de propagación entre la entrada y la salida* •

Otro factoi-* es el tipo de sumador que se utilice y su

de procesamiento c¿ ¿

. tercer factor es la Hóg±ca, de multiplicación < ue enlasa -

los reg-istros entre e i. únicamente para propósitos de rnultipli

caci<5n> es decir y depende de la Gonfigux'acián de los circuitos

que conecta-nel registró principal al registro primario y el re

gistro primario nuevamente al. principal. El tiempo necesario

es el de .desplasamiento*

Naturalmente que en un sistema sincrónico, la frecuencia del

reloj juega un papel importante en el tiempo necesario para —

un. sistema realice la multiplicación, ya que loe circuitos

componentes actúan con las transiciones del reloj. Dé todas —

maneras, la frecuencia, máxima d©Í reloj se ve limitada por el

tiempo, de

en la

de todos los, ,l«toatp.,/q«nffaw

rótodo oue se para calcular'

reiativ* d^ias: distinta^, demora -*• o¿¿;

pa a presar unidla bit, en.cada^ una

de

propagao-ida de 'las. séáalesv

. lo

- básiccí y: para loa siatemas rápidos

del

rr.1.2,

Cuando, el bit m

tiezapo requer-ido,cad^ i¿dió.a, ,W la

este -proceao es: •"'.-

ufando ai. 8istema básico 'des^ito

anrüza- solamente'

4,é.-:áíVÍa i

,result¿cío.

multiplicador

pasa:- á

- '• : 3.1,1

>• realizada, el

.- 85 -

t Indica el tiempo necesario cuando no se réaí.isa la adicióno . " . . . .

Y t. indica el tiempo necesario cuando la .suma es realizada. -

Debido a las ' ligeras demoras de cada bloque lógico,. las sáli —

das del sumador no eamb-tan, a sus 'valoare's'. corree tés; sino, hasta

cierto tiempo después' que ios números a\ sumarse se .cqlóéan en.

sus entradas; El intervalo de tiempo requerido -para .qué las —

salidas lleguen a sus, valores finales no es' constante, porque

dependa 'del núzriero que se suine.; Habrá casos en que se produciL

rá, una llevada del- dimito 'de -.orden inf!erior> lo que producirá

otra llevada,- déi segundo dígito, produciendo una llevada deX

tercer; dígito, y ás£ suscesivámente Hasta que. la propagación de

la llevada llegué al dfg-itb de orden superior» Sn otros casos,

no se llevará absolutamente- nada y por lo tanto, todas las sa-

lidas de suma llegarán rápidamente a sus valores finales sin -

tener que' esperar a que. alguna llevada se propague a. .'travos de

la serie de sumadores .. (B4)

Í)e acuerdo a las especificaciones del manual (B15) -correspon: —

diente. a los circuitos integrados 'utilizados para la oonstruc-

ci6n del . sistema básicGj en la parte práctica de esta íTesis^se

procede al cálculo del tieiapo necesario para la nniltipiicacién,

a fiíi. de establecer comparación, entre los . estudios teóricos y

experimentales . SI diseño de este sistema, aparece en la

Kl esquema de la figura 3*1 permite visualizar los diferentes

- 86 ~

tiempos de propag-aLCión que son sumados para encontrar el tiem-

po necesario de la- multiplicación en el Sistema Básico *

tiempo simultáneo de carga de los registros del mxStiplican-

do y el multiplicadórí es de 17 ns para circuitos típicos s Xl

gando a 26 ns para; aquellos que por fabri.eacián. n'ecesitan. más

tiempo,

I/a demora, que prodtice el circuito que controla el paso del

tiplieando al sumador e¿ de 18 ns (27 ns) por cada suma* dan-

do un total d& itó ns. .

Para cada: suma el tiempo necesario es de . 23 ns para circuito -

tipico, lo que da un total, dé 1SU ns. Se garantisá 37 ;ns vpa-

ra cada suma en es'té circuito»

El tiempo de los desplazamientos no será tomado en cuenta , en

vista dé que éstos: son simultáneos con las sumas»

Además, de, acuerdó- a la figura 4.69 el circuito SÍT?4Í95 necieái

ta un t ^ de 5 ns; (ver las condiciones; de operacián, reco-inéndaa— 'ir . - ' •,.. • • •' - • • •.' ""

das en XV.l.la').- . .

El multiplicador, eh consecuencia, realiza la operación en; 350

.&&i Este tiempo calculado teóricamente no resultará ser' el co^

rrecto en la jíñráctaca, puesto que vasta, una parte del primero

87

de los nueve pulsos del reloj R (fig.. *í.l3) para cargar los

gistrost quedando libre el resto del periodo de este primer

pulso (ver fig. 3*l}«

, 3*1 Diagrama, secuencia! de los. tiempos utiíisados para

la multiplicación ert el, sistema básico

Hotaj , Todos los tiempos se dan en ns*

I/os tiempos en paréntesis son los. garantizados.

Por é*stq, lo más práctico para calcular el tieinpo necesario pa

ra la multiplicación, es encontrar el período de la senVal dé —

pulsos y multiplicarla por nueve.;

- 88 -

XXX. 2 SXSTEÍ3AS

En ios sistemas rápidos, la velocidad para realisár la multi —

plicaciíSn es aumentada según los diferentes métodos que se tie

nen para realizar"' iaá súíaasi Ss'te 'méjoras &nto áe ófeíblene ya

sea. reduciendo- éí ti.émpp promedia requerido para realizar las

sucias* proporcionando múltiplos prefabricados del multiplican—

do o realizando ífárito: restas como sumas para disponéis de cnílti

píos del muí tipil ó ando. *

En consecuencia, la variacián que se tiene respecto al sistema

básico radicía en él tiempo necesario para réalisar las sumas- —

Los manuales de IQS circuitos integrados utiliaados proporcio-

nan los tiempos de procesamiento de las señales •.

De acuerdo a las especificaciones del manual (Bl) ,- correspon-—

diente a los circuitos integrados utilizados para la construc-

ción del SJSTEKA KAPlCO dé multiplicacidn, en la parte prácti-

ca de esta í'esis, se realiza el cálculo del tiempo necesario -

para la ratíltiplicacián. Este sistema está basado en el método

descrito en XX. 5 y su disefío aparece en la figura. 4¿3^«

Al analizar él pro cesámientd de señales en circuitos típicos -•

se tiene que i

SÍ tiempo de cargáí ¿Ee los circuitos de entrada es de 2Q ns.

& tabla i (Bl) indica que para el circuito diseñado de 8x8 -

- • .89 -

bits",. ©1 tiempo.de procesamiento de las señales e.s de 135 zis.—

En consecuencia^ el tiendo "necesario para la múltiplicaGió'ra en

este sistema ©3 dé 155 ais*.

SBÍJÁE GfíÍT3:0A PARA, 'OÁ&A SÍ3ÍÉMA. Y Gá&GUM £>B¿ TÍÉMP©

SU'

- . , . . - ,. . •. . , .

Sé denomina de está iaanez*as á la informaciáii que Jreguiere un —• V . , • ' • - V . : - , . . . •; .: .: ( i * ; ; /' . ' - - . . • • . : . . ; / - . - ' . • • ; • - • . ."/ • : . - - • . : - - : -. - . -

tiempo máximo para su procesamiento, respecto de. cualquier

En 01 sistema básicó> la seüái critica será aquella que produjs

ca. el mayor número de llevadas en ©1 suraador»

De. esta forma» el tiempo necesario; para su proceso será la su—

ma.. de los siguientes tiéznpos parciales i

Tiempo de carga délos registros delr multiplicando y multiplica^

dor == 17 y*&-

Tiempó necesario para realizar- -las 8

sumas (sin considerar el tiempo de;

las llevadas) =134 ns

Tiempo de propagación do las lleva— •

cías , qu© se produc en en, el sumador

menos significante» nasta la salida •

9. . x 7 ns . = 63 ns

Tiempo de propagación de las lleva-

das desde la entrada a la salida del

: :-. 9-0 -

sumador más significativo = <? x 7 ns == -63 ns

Demora del circuito que controla él

paso del multiplicando al sumadpr « I¿f4 ns

t _ f . ., - - ••. . • •GL- I* . • ' - •

En' c;óns'ecizeíieii2.¿ 'él* tiempo' áa&césario'' " ' ' " ' • . ' . • - " '

para procesar la, •s;<§flaJL. critica eü '^it. • , ' • " ; ' '."'.•

Sistema Básico: es¿ . • . - ( ; ; . • ' • •. &. ^76'&¿' . ' ' :

En, el sistema .rápido? la, señal- crí.tica;'será' aquélla gtte/'ípfétík '-

crusar el mayor húmero da circuitos y produzca adéznás el mayor

ntimeró de llevadas: dé un suinadbr dé alta velocidad a otro'.,

Se analizan- á continUaóián <lda'senalesV que de: .acuerdo ' a''la ' 16^

gicá podrían ser las criticas, según la figura 4s31.

Señal Y- del. eircuito 04. a. tr.avés de S6' .• . ,

De A Tiempo (ns) , \l

K8K6 "

Cn&tyK2

Gn(64)

S6. , .36 .. . ,

38

.Gn 4(éb) .

S15•

18.'15

18

1522

129

Esta señal podría no ser la critica>pu§st0: que el manual da co• * * ' . . - . " • - • • , . """'

mo valor nominal 135 ns¿

Se analiza a coátinuacién, una señal que entrando por Y! del -

circuito O4 sal© por S8'dél mismo:

•H (i£í

_ o

>«>r-

:'O VÜ H;

-.$?

- /O

'

•ffii SD

ÍPJ

TÍ

(D

'O'SO

-H

•'$

tí4J

d

-Í£|

'^

'63

tSÍ

©• C~t tó <$ b o o ¿4 b & H ** O

SE!

O H O U D'."

tf e-» en »• o o o ^

^

^M

tí

^

0

•'fe

>'\

B

co

- 'fe

"<Í

. H

s: pq

Wes

ow

e,H

.

-. H

co

D

•W

Pí

o

Ni-í

O

H

- 93 ~

XV*. i- SXSTBMÁ BÁSJCO CQN POCOS' BX^MEÍJtGS ARXTM22TXCOS

'• acuerdo/ ^-' -¿a e cjs? j; i G a G if¿ o £3.'. Gi^ssirroji-a.acis.., ejü. ü«i s© ded^^é.

un sistema fóásiQ^ 30.. Jtól.tápiieaelfe. debe disponer'--dé Iks;.

uiéntés partes» ' . • . . . • . , . • . ; •' '• -

Un registro jbara ®1 multipiicandó •. - . : • ' : ' , ;

2) Un; registro-d'<á^ despiaaaníientcj;.para, el., prodüeito-' ^inál, y"1 él

3)' . t7h;. s

Sa procederá ai- di.señp,. -dé;.:unf. sistema-, tósicó (F±¿.; 4.- 22),

sandó: circuitos dnte^rádo^. disponibles y qué/re^itlce la

plicaci<5n de dos ndmeros dé S feáts cada

ios, pirc.ifl jos integrad oó son de íét,. $eá:as

!Tant:ó para el registró del multápli.cañdo cómo para el del pro

ducto final y multiplicador ¿, se dispone de los circuitos-

S^J74l95s: Q^1© son reglstrps con 'pQsibilidad de zaantener una de

terminada. secuencia d© bits ásus sálidasí o realisar un, despla

¿asiientó a la derecha por pacía -pulsó ¡del reloj.

Para conformar él suTaador se utilizan óiréúitós ¿I í r73^> los

mismos que pued.eii procesar cuatro bits de ' eáda, sümaaidb ¿

Se hace neo esarió 3 .además'»-, -pro ve $& al sisfcíímiavde'f- ' • ' . K . • " . - . - . '

cioii d© un. dispositivo que permita, réálisár bien 'sea,, la suma —

del prpcfiuctp parc;Íál 7 su • desplasáíniéttto • o únicacié/nt© 'elides—-

pi ajamiento, d© ±a¿ staiaa parcial, ds actie^do a si. "é¿,. bit niülti--

plieadd'3? ííieñds slgniSicant©; e:s 1, ó ÍD, re.speG^tdvaísen^^é? . 'Bs;fie -•

dispósi.iíá,.vó está :ó5ls:i:i.tti£doí ;de tüía- séráé dé 'Q,,cííp: , Goí^3u0¿ta;é —

"Y'! de dos entradas^ o^da im^ dé Zas cuales peiTnite; ©i. paso :de

un bit del multipiicando puesta que la una entrada ¿stá; ¿onec-

tada al, dígito metíds-. si@aií*iGant-Q del

GXRCÜXT^ XOTSGRADO .

Este registro de- püatr p . bits presenta .entradas paraleláis' Af¡ B,.

Cy, tí; salidas oaral©ía,£i Q:. ¿ Qu¿- Ów* . Qw í'1 * QWl • entradas', eeriaíesA ¿3 O - ' U U .

J, Kj. ézltr'adá cíe control déspiasactientó/caarga; y-xuoa entrada -H-

directa para borrada total^ como se vo; ®& la figura 4¿ i ¿ Í»os

registros tipnen. dpg formas deí ó

a) Car a paralela

b,) Desplasamien;to (d© Q. hacia Q, )

Sst© circuito, se utiliza con lógica., positiva*

La carga paralela se efectda aplicando ios: cuatro bits qii$ con

forman el dáto^ a las entradas- y poniendo en la entrada de con

tro! despiasafírientó/cargra tma sefüal baja (voltaje bajó) * El da

u- 95 -

to es cargado mediante- ios foiestables asociados-y .aparece en' —

las salidas después de la transicián positiva de la entrada -

del- reloj» Durante la; cárgaj,. el fltijp del dato serial es repri.

mido», . . - . . . • •

' .-. ;. i. '• xS'"*- • '';1"-'

jjll^m£jjSK^Sl J3

;*..•-•'•.7t>'R?n*Rr-m-.--•' jr 'S- ^SQZJfAD'o y '-, "-i*"/ ;";' "A; '. " fl". •. ,C • • O ' : Gf/D'r \. "• ''.2. ••' '.-..'•*! :'s.. 'r-i ;*"'•'• ~ •' '/ \- '--'"'" •'••- •• '/•''• ' ' ' '. ' '*

4il Esquema de la vi&ta superior del oircioito

Bíl desplaaamientQ es ef'éctuacíó. sineránicamenté cuando en la en,

trada dé control despiasamiento/cárga se pone una señal alta —

(voltaje altoj . SI, dato serial para' 0stas condiciones es intrc

ducidó en las entradas J — K.. Estás, entradas-perinlten a la pr¿

znera; etapa comportarse coaio. un biestafol© tipo J-Kj D o í* como

se muestra en ía-tabla de funciones de la figura ¿r*2**

La. frecuencia del reloj tipien Máxima, d© este circuito es de -

.96 -V

Entradas

~B0-2?3?a

£

HH

H

H;

H

H'

Desp/ido Carga.

X:: & . " -

H

H

íf '

H

' H

Helo j

' X. ; f . . '' &' '

'f ' . '

f

*

• f ;

SerialJ Kv

X

,: '#-"x;

V¿•'H

"'H

'X•x:

. 'X.

'¿ 'H

'V:

ParalelaA

x;a.X

X.

X'

X

x

-B. G

X V•V

b- cX V". A

X X

X X

X X

X 'tfJV

lí

X'

d,-;x ,x: •xx ;V"A..

Salidas

Á' B ! . "G; Ij. • D '

íí Z/ Z* JJ H

a,; b c d • 'd

. AO BO GO X)O T¡0

QÁQ QAO QBn Bcn Vi. *•*•*

H' O. 0_ Q_ Ci-,-Án ~Bn ^Cn ^Cn

Q. Q., Q^, Q« Q«An An Bn Cn Cn

. 4é2 Tabla, de Unciones del circuito

Kn. la. figura 4.2 la siinbologdCa es la siguiente:

H = Kivei alto (estado.estacionario)

L - Nivel bajo (estado estacionario)

• - ' ; * ' , • ' - • • " • • ' /S-';-;^-/'. '•••'.- - . , ' ' .. ,X =s Xhcóndicipnal (Cualquier entrada; incluyendo transiciones;

t = Transición d@ bajo á alto nivél;

á, fe», c9- df =" ííivel; de entrada:pñ; estado estacionario en Á? B'¿

G o D . respectivamente.

Aon.

te antes de, s;er inolicádas las; cóndició

nes en. estado estacionario a, las entr'á

das.: •

de Q., Q- o Q > raspee tiváinen te anteé- . A, xí y • -de la más reciente tranisición del reloj.

97

la rfigtira k.J s& presenta el diagrama funcional en- b!6q.w*

del. circuito. . .

'/;>"".M a^sg^oflj*1 *-.— • cT^o. • - " • ' ' '

• r - ' - : '-.**••

Flg. 4.3 Diagrama f\iricionál ért. 'bloque del circuido

En la figura ¿Í.3 se utilisa la si/súiente sírabplogi'al

i /. . .— í> Entrada, activada por una transición de alto a baj ' nivel

• • •

- 98- -

" . , • . . 'La figura 4.4 muestra, las secuencias tipleas de borrado, des-

plasamiento y carga?

8*.-

Los esquemas; de las entradas y salidas se"ven. en. la figura 4.5.

ÁBSOtl/TAS.; PA&A OPEHAGXÓ^ AI,

Voltaje de la íUente dé: poder

Voltaje de entrada

a la; tierra del circuito}

7V

5>5V

-. 99 -

d0 temperatura d© operación al medio ambiente O C-70QG

Rango de temperatura d& almacenamiento — 65°C~15O°C

T.£.' ;••;-' /ciRáuffóJVÍÍ--^ ;O.:'V '•/ ^,-!'•;<'¿iRGur^üi-r¡;p|^.^r^^•';"•-";-:Hií.C- ^^:R^CAPA:;ÉHJ^;;.--'> *;•>^MODA^-LAI* ^sAUÓÁll^ '"•'->'^•-j ' /?' \l¿¿^¡¿^^^ ";r^'r:-V^X^

:V.<.tv U;¿; - -". • *-•.:, i' -.' -., •.•. -.- y x . ..• vi"-'"1" "" v-1. v> ••• '' - ":" i •- '•''••"fjf' •' •' " ,-i--';í -• *-'•"• f. •-"• "'!h « '• - '"•"'• .*'. ; ','- .',.. '-- '. ' , -. 77 ."V' '-';-'-''" X-A- . • ' • ',-v ''"''•'. '-'.-; ' V. "' "*K -«"'•'• '•'•!'- •'..••'"'•-'?" 7.' -

?' •.V.'.ív.'/V'V -.-V. '¿í' '.í-- -.' .' " " í *•''•.;>.--v' -.:f&Sl; r 'V.-'v . .J:.:f.ft.: ••- .- v^u-., -;v; ;--,;; . • , . • - - • •.,:;-;•• ,.:..:V:.-y . :" v .- -• •. ,;]f.:.'- . - . ' . . - /.•..: :-";':i';.r- '-*"; .'" ,* ;*; -'" -f:?v > í-J-;/ '•' ,' • .>• j . • •.. SALIDA/'..-.; .,,-';' - • ' "' '""'''.' ;"!:•-'•:. r - - -' ' ; '' " '-1 - " ' , - • ... '. •» - ]>^'- • -•'.:"•• -'.''•' "•- ¿. *Ü! ; . •' '" - " ' '' '• • .— .. ^ "-' /. ' -• - • • . ' :• *¥- í l " K . ' • " ' • • 'i. v ' - '-' .'

. 7DDO. EL RESTtl' V

D 6. ENTRADAS.'; ¿\ífri

* 4.5 Entradas y salidas del circuito

C0KDZCXOI«BS; £>E 0PKKACXON RECOMENDABASí

MUÍ NOM MAX UnidadVoltaje de la íuenté de poder^ VeoNivel alto de corriente de salida,Nivel bajo de corriente de salida,

Frecuencia del réioj> ÍGKAncno del pulso del relój¿ ty-/¿¿)Ancno del pulso dé borrado',- t (borr.) i2

Be splaz ami ent o/c argá " •%$.líátps seriales 'yipáralel. ; "¿5

1=75

(vernota 1

4.6)Borrado-estado inactivo

t , , de despláaamicjnto/carga.Nóta 2CÍ.0SG

(ver figura 4*<3)Témpérat'. de operación al air0 libre

¿5

0

5*25 v^-80Q UÁ

1070

nsns

ns

-. 100 -

Nota Is t Intervalo de tiempo durante' ©1 cual una señal. •• -

es aplicada, y mantenida, en un terminal eepeci

fico d& entrada, antes de que ocurra otra -

transiciíSn (pulso del reloj) en otro terminal> . : •

dé en.trada.

\j . ... --r . í.- ..', i j_ , »- , ,- • . • • „dése- Zn.te/rvalo de tiempo: entre la descarga dé . un -•

terminal especificó cié entrada y una transí —

cí¿n activa en. otro terminal especifico dé en

-' '' ' ' ' ' "

* 101

raa

* H0 t Q'

o O

ooPí

^fe-

OÍ

oí.•*;

0

o.

H

ft

O0

IO

aco<ío

ü

S

ü,

fí.O

I

OO

•rí -Htí sQ Ó

S O& > O >H <M co c¿

1 i i «i! ÍE¡ 52H.H O

S

H oH

• H *O S O

a. if í[ tíO ü >4 O.0 O.H O

H©

O4>

© <&'73 73, Q

. 73(tf d oí73 73 73(tí (3 Cl:

4*'-' 4-ff

tf. tf

f^ *H4> H

3© © © W

©. © © ©73" 73 73 '7j

© ©: • © ©

(tf & . Q}- Qj^J 4J 4^ 4>H H M HO O O Q

te- a ÍB&•'££'§Er?-- •>•• i>- í>

H©

m

u\j o

H n-, g

.73,Ti'

riOí"CJ .

©"Ó

C E .

4

X

a n a n Ko o o o oo o Q Q o

oS.

4873

4* «Í•'Sí Í*

O $o >^

HrÓ4*

G3 íü73 -7355 áti ^4J 43

* 4* **

©

73<3» ©4i 4>

•H

o o; oCí Ü Q

<&

«:Gí

.©

'Í*'fcQO

5U- »4 <Ó OH H O o

H t l " í~t í~ir i. n T^

aCfi

OHü.H

OO

&»O*ir\

tt-

.oo

©>

ÍB H -$ G¡

OH ffi;7

73 Ó «-H ,

. H *Q' íá•H 9 '

ü o: tísi ©ClDH(3 © H

© ó;© GJ

w.1©

O O

M O

•d ^3ó §<3 3tffl O

ÍÜt3-ríH

tí

3CU

d' 3 HtK) o

S

O©

O GSSi 4*

© ^ 3 073 "T>

O dO 73 rOft ítíS fc (3,© Í4•H o o:

o ©Pi " ,Di í3,' *?•© m

oH Sí H© .a cd ©í> 4A >*rí © C3 -Htf. 73 $ tí

O

S O© H•H ©

B fe-

O O

- G O oícá ©• H ,Q'_ rH ©

tí E*í > t GS

as

- 102 '-

XV.Í.l..b

Bste sumador total.- ¿realiza la suma ¿le dos grupos de cuatro -*•

bate: ¿acia tino (A y B) - Cada salida f ¿L ) repré0:en,tá un bit- del

rebultado y la lle.vádá obtenida, (£4)- es. la. resultante ,dé ios -¿-

cuafe-o biütísu ¿os sumadores eatáñ diseñado^ dé. tal. -f0rmav eme —- _,, - ; • • - - . - - . "U

los nllrelés líS^lóos dé ©ntráda; y salida*, indlxilda" la llevada^-

sisó, presentádost en, forma ¿TieJU Por* ásrto, la llevada, es'.tomada

sin necesidad, d& xma

X/á earact©:r£fí£ÍGa d& esfe^. ciar-cuito es al sumador qiie ên^ára el

tfemino de llevada, a trayéfií de los euatô bits en 10 micro se-

gtindos;» para lograr* el comportamiento dé llevada anticipad^, -

con la éconoiá£a, da los movimientos parciales de la llevada en

otros suínaddres «v

flguras-S*7 y k-*.& mCi'©stran ei &&qiiem£ d& la vista superior1 • . . ' . • . • ' . . . . , ¡

y la tabla de ftmcá!*33fSSil'

..;-'fi.: PF?!iff¡ ^ ';'v;>:* " 1 * " ' 1 ' ^ ' " ' " i •'-''"''

lW^fi^n^íl^^' L - - í 1 - J ' l—í-J .l^-JL—U -t-I-J LÍ_J U - i - -

V fyv'y.' : v;~ k-Vv.-Y ;•..;'"-' •.•; •«>-, .-.;*v ,... í • . .•-¿.•V-'.1' •- ". - , - ' * ' , - ••• , • .. •" ; -

, . • - . . . . - • . • . . , . . : . • •

. 4.7 Esquema,, de, la vista superior-'del; Î

- 103 -

H '*s ííirél-'ai.tó-L = Nivel bajo

Tabí¿ de funciones d¿l circuito SH74-83A' v -

z>ás oondic^oxieá de entrada en, Á3, Á2> BS ; .y CO

son usa4as. para, determinar las salidas Z..1 y

21. 2 y el valor de la .llevada, interna G 2. Xosvalores éñ 62^ Á3>'B3Í AÁ y B4 son entonces -

tisádcís para- determinar las salidas^ H 3", ^T 4 y

- 104 ~i

Bn la figura- 4«9 se muestra el diagrama funcional ©& bloque déeste circuito*

VíVr~ :•#;;'•:• •,/;.,'\ ;=.,„>-':'•;«;•-*-'''.'':' •:' '"'i,''!?I' i_;,; '• .'-'-."' ••*"-.; -- '-r-X': *- --,;./ '..'¡¿.^í' ¿,}

ramala

- 1.05 *

4.10

Este circuito, está diseñado para funcionar con lávica ppáiti-

va. A continuación,, en la figura 4.11 se imuestra. él esquema:, decada

te

prueba de

básico.

Clrcuii'd de carga •

Notas Todos los diodos sori

XV, 1 . 2, ÜHXDAD BS

Para el contro.l deí sistema d<3 multipiicaeiíSn con la

ció*n de registros explicada en ZVvl.l, es necesario producir —

lá& diferentes sefíaljás de control sineronisadas con, la. señal — •

del reloj principal (í5 ) » constituida1 por una serie de. pulsos,

Estas seriales de control son las siguientes y su diagrama se —; , \. •. •' - • '• - .-:. , . ; • " . - . ' . .

cuencial aparece ©ri la figura 4¿Í3«

a) Una serie da nue;v© pulios - (H) destinados: uno para Acarear- -

los registros del multiplicando ~<'y muí tiplicádor o para forrar

el, contenido del registro d©l resultado y ocno» para realisar

las. correspondientes suzáas y desjplazamientos.

b) Una señal que man teniendo se en nivel alto (l)' pase á nivel

bajó, (o), únicamente durante ©1 período 'correspondiente al -

-. 1O7 -

primer pulso del reloj principal, PH, después d© .la señal de -

comienzo. Esta señal (Qp) servirá para el borrado de la parte

más significante del registro del resultado y para cargar el -

registro del multiplicador juntamente con el reloj R.

c) Una séBal que .naga de .reloj ''para cargar el registro del mu¿

tiplicando mientras el primer pulso- de la señal H borra o car-

ga, coniforme se. explica en a). Bsta señal (CC) debe perraane —

cer en nivel bajo (o) y únicamente en nivel alto (l) , durante

un tiempo que sea menor, dentro del periodo corns spondiente al

primer pulso del reloj E.

d) Finalmente, se hace necesaria una señal de comienso que es-

tando en nivel O pase a nivel 1, determinando el comiendo de -

la serie de nueve pulsos con la cual y a su vez están sinproni

sadas las otras sefetles.

La. fijgura ¿f.14, muestra un esquejaa de la unidad de control ca-

pas de generar las señales carácter-izadas' en los literales an-

teriores. Para esta unidad se hace necesario un contador' con

el objeto de detener los nueve pulsos de R» Tanto el sincro —

nisiBQ entre la señal de coinienso y el reloj principal, PH, co-

mo la @-@neración de las otras señales, se. obtienen con dos bi-

es tablee tipo I> y dos compuertas J

La unidad funciona d© la siguiente juanera, teniendo en cuenta

el diag-razna secuencia! de la x*igura 4*13*

- IOS

Al aplicar la señal de comiendo ©n la entrada de reloj del prji

wer biestab'le, el nivel alto 1 puesto en E), pasa a Q. y Dp.Con

un .pulso del reloj PH (primero de la serie de nueve),.pasa es-

te nivel 1 a Q2, dejando Q^ en nivel O y consecuentemente, pr£

duciendo el. borrado del primer biestrable, con lo cual Q- y D-

quedan .en nivel -Ó* Con otro pulso del reloj PR, pasa el nivel

O de T> a Q- dejando Q en nivel 1. Para los pulsos siguien—-Á- & fZr

tes, .los niveles de Q, ,"Dn, Q' y Q0 permanecen estables.

señal Qp producida de esta manera cumple con los requeri-

mientos del literal b).

Si esta, señal. Qp y la señal del reloj principal PK, se ponen -

como entradas d& 'una conapuerta NOE, a la salida obtendremos latUff

señal CC, puesto que al permanecer Q« en nivel 1, la salida de

'esta compuerta es O y únicamente, se tiene la señal PH •

da durante el .intervalo en que Qp es Of

ra con el requerimiento del literal c) . £

da durante el .intervalo en que Qp es Of curapiendo d.e esta

Para disponer de los dos biestables tipo D se tiene ©1 circui-

to integrado BNJk-^k y paz a las coinpuertas NOK,©1 circuito -

, ambos $e la Texas Jnstrujneñts "(B.15J.

Para el contador se dispone del circuito integrado SW?¿t90A de

la CTexas Xnstruraents (B*15j. A las entradas & / - \ H

este contador se introduce la señal Q?, con lo cual y durante

- 10.9 -

el primer pulso del reloj principal se ponen a O las salidas

del contador, permitiendo luego que cuente.

En la entrada A se ha puesto la seííal cuyos pulsos van a ser

contados. Cuando' la salida B es 13 el contador indica que SQ —

>ian' introducido" los ocho pulsos necesarios. Si B es 1, la en—

trada al contador será O, puesto que la una de las entradas de

la compuerta NO-7 es 1. En realidad, . la seílal .R obtenida a la

salida de esta compuerta es una serie'de nueve pulsos "iiaverti-

;dos respecto a los pulsos, del .reloj prinicipal»

De esta forma, se cumplen con los requerimientos del. literal -

a).

XV. 1.3 I TBGBACXOH DEL SXSTEMA

la figura 4.22 y con el titulo de SXSTEMA BASXCO DB

PLXCACION, aparece el esquema diseñado en XV. 1,1 y XV.1.23 él

mismo que se procedió a poner en práctica, encontrándose monta

do en la tarjeta que con el misino título se integra al equipo

presentado como part© práctica de esta Tesis. .En la figura -

•4o23í se tiene un esquema de .la tarjeta3 para la ubicación co-

rrecta de los ciz-'euitos

La figura ¿}-.l5j muestra la fotografía de la rasncionada trarjeta

que contiene los circuitos del esquema de la figura. 4» 22.

Comienzo.

. ' * - -ü-n.- - - ' • • -:•'..

Pig, Diagrama .s«cuencial -,de- las. señales dé-con

..el SISTEMA BÁSICO • ' c ' ' \ ' ' ,

• - .. H

Señal '.de :"Comienzo

. , • 1 iCLR. -

D,.. "Q,

C«. Q,.~

-

~

02 - ' Q:

02

1

'. '-'

•

. . . R •

-~1

Entrada •

, "ü/\Q U¿ UD.

•" • " ' " -•'

4..I4

íl •= _Niv,eí .-ál,to. '(.estado

"db -la -unTtSad.de-

. BÁSICO " . r - •';• ;

-' 111

4'. 15 Montaje del éistéraa. básico dé multiplicación

Con el objeto, de hacer1' ¡funcional al sistema y sobre todo para

cumplir con uno de los objetivos de esta Tesisy ©3- ¿"i11 pedagó-

gico, se na construido una consola, la, misma que aparece en la

de la figura k*3.6 .. ' •

¡Fig. 4.16 Consola

lili

-112 -

Ssta consola está construida en forma totalmente desarmable pa-

ra tener acceso a ttídos los- circuitos, e inclusive',, la tapa- in-

ferior del equipo es de 'material plástico transparente,- permi-

tiendo llegar a ellexs. en forma visual, conformé se ve .en la f£

fía.- d;é la*, figura 4¿.17"v • . •

Fig-, Vista iriférior de íá. .consola.

El tablero principal, .contiene la representación' binaria del, -

multipiícando, niultipl-icatíór y respuesta» Mediante dos series- 'i • ' . - • • . -

de ocno diodos emisb.res dé lus cada una, &&• representa al mul-

tplicando y aJl ratiltiplicador' y con tina de'' dieG.isQÍs\-

puestá, fetúralzaente) las dos primeras series vi.eneri a consti— r-

tuir los datos que s;e ponen a las entradas del sistema y la ter

raj la respuesta o; salidas del mismo.

La- fotografía .de la: figura, 4,,lS mu.&s.tx'a. en la parte- izquierda,

el tablero principal, y la f'i ura ..áS el diagrama cireuital

- 113 '-

de la consola.

gs 4*lfí Tableros de controZ

ciatos o entradas a los registros del, multiplicador y í?iult¿

plicando se seleccionan medíante-loa conmutadores que aparecen

en la parte inferior da cada, diodo representativo y la señal -

de cómienso se genera, con el conmutador inferior derecho'de éís

te tablero a través de un eliminador de rebote de contacto de

compuertas NO-Y* Se dispone de un circuito integrado. SÍJ740O de

la Texas Instruments (B.15J, para iraplementar este eliminador

de rebote de contacto..

ne

segundo tablero a la dereoha. de la. consola . 4.18) t tija

entradas para la fuente de poder y un generador de pulsos -

eviterno,

Además, se incorpora al equipo un generador de pulsos local,el

/En

Eira

daT

uent

é de

Po

der

.. -'

..D

iag

ram

a- c

ir-c

uit

'ál

de

la

co

ns'

olá

,.

^.

• '.'

;" '

••

,'-

' 't

(Las

.l

etr

as

y

'n

úrr

tero

s' co

orr

esp

ón

d^ia

"á;

l,Q

_s-

.t e.

rm'1

'.a.a

l e s

del

•

aó

calo

)

-< 115 ,J\o que está diseñado para obtener señales de;. alta frecuen —

cia. .De acuerdo a las. medidas realizadas, genera sefíales hasta

de 20 HHz pudiendo variar esta rrecuencia mediante el condensa

dor comandado por la perilla de la parte superior de este se —

gundd tablero.

j.Bn. la figura 4.19* se muestra el esquema del multlvibrador ccns

1/en base a dos disparadores de Scbmitt —^ y en la figura

, el diagrama de disefíQ en basé al circuito integrado -

disponible, de la Texas Instruments,

conmutador montado en este segundo tablero, periaite hacer -

trabajar el equipo con el' oscilador local o con un oscilador —

exterior. La ventaja de poder introducir una s'eflal externa, es

la poder conectar un generador de frecuencia muy baja,, capas -

de que se pueda visualizar los distintos pasos de la' surna y -

desplazo^miénto que da el sistema de ízniltiplicacián a través de

sus registros, cumpliendo con el fin pedagógico de esta Tesis.

¿1 generador de la. unidad íaodelo EU 801-13 del equipo marca -

Heáth Kit, disponible en el laboratorio de l'a Sscuala Politéc-

nica Nacional, permite esta visuli acién. LSL fotografía de la,

figura 4^21 muestra al mencionado equipo trabajando con el sis_

terna básico de multiplicación.

J:/ Bl disefío de este multivibrador fue proporcionado por el -

Jrigr* Herbert Jacobson, Director de la presente Tesis de Gra

do.

330-n.

100[f

sv

777T

5V

/ 4*19 Esquema del generador local

H

VcJ

H 12

JTJ1_

o$N74/3

! • 2 5 4 5T

i 7

330&

-500fF'7^

TV?

* 4,20 Generador local utilizando el circuito'

integrado SN7413 -

4.21 Bquipó funcionando con. generador externo/ 3f el,

tema/ básico !

Por ültimo> la consola.; dispone''en.-la parte posterior da un es-

reacio para guardar- las tarjetas de los dos sisiejaas de-

XV. 2 ' 'SXSÍSMA QUE OFHBGB MAYOR JítfCFJSÍfENTQ -DS. VÉ&OCXDAD BN COM

, CGÍJ BL Nimmo UB exHcuíTOS A

base a la teqria dea.arrolladá éia. IX. 4 y XX. 5> se diseña, el

siguiente 'sistema de .inul.fcipliéació'n que utilisa básicamente no,

tacián, cómpleíJíentó de 2 y en consecuencia, puede multiplicar -

además números negativos* - , . . . .

Se trata de un sistema asincrónico; que £a sido disecado utili-

zando. circuitos ¿n#é£rados Am: 2505 ¡fabricado por la:'Ádvañc'ed -

Pig, k»23 Esquema, con la ubicación de los circuitos -integra

dos en la tarjeta gu& contiene el Sistema .Básico

- 120 -

i

Micro Devices, USA, En vista de que se trata de circuitos

asincrónicos, es necesario introducir los datos medianteV&ispo

sitivos gue permitan el control de estas entradas; conteste -

propósito, ss -utilizan los circuitos integrados SK74175 coiis-

tituídos por biestables tipo D y fabricados por la Texas Xns-

truments*

XV. 2.1 CXHGUXTO JNTEG^ADO Am 25O5

El Ain 2505 es un elemento que obedece el algoritmo desarrollja

do previamente en XX. 5- 3- Puede ser utilizado para multipli-

car números con o sin signo en varias representaciones de nú-

meros y realiza la jault aplicación en lógica positiva o negat¿

va.

El diagrama lógico del dispositivo se ve., en la figura 4.24, -

los símbolos lógicos y terminales, en la figura 4.25- SI cir-

cuito consiste de cinco partes i un decodificador del raultipli

cador, un arreglo de desplasaiaiento, un compleraentador, un su

mador de alta velocidad y un control de rebasamiento y signo.

CECODXFXCADOR £BL MUL^XPLXCABOH

Este decodifieador genera señales de control que indican si -

el multiplicando va a ser usado «multiplicado por 1 o por 2 y

si se requiere una suma o una resta. El decodifieador .

fie. 4 .24

7 í -i í 3 1 H 16 17 16

UilLLiLLL' '(¡fi j-}X4 ¿e Ki i

Arn2505

TTT7T- 1 10 U I? 1S

7 É. í 4 3 i /? o ir if

• ÍLLLLLLLLL•f-T*y *'• /i •') "•: X5 '<( ÉTÍ «j3- v-i2. 1 re

v, Arn2505

S, 5Z Sj Sj Sí

k . -25V« = T£fit-j¡rtfiL 14T = Txa.itrifii 12

H = HlVCL. fl.LTOL -fltvct B.IJO

4.24 Diagrama lógico del circuito integrado Am 2505

4. 25 Símbolos lógicos y terminales del -circuito integrado

Am. 2505

- -.122

> t-

ilas funciones í \- y¿_i Y¿ (l x multiplicando)

** Yi-lY¿7i+l + ¿-l*±T±+l •. ' (2 x Itiplicando)

'» *'*¿+l * píYi+rA + -7 ) ' /(suma o resta)

La entrada P cozií;.rola la .secuencia de suma o reata^ de tal . -for

-nía que el multiplicador1 pueda funcionar. b.ien -'sea .en la repre —

sentada» .l<5giea positiva . o- negativa. .La £unci(5n se complica

por el árareglo de desplazamiento :que ..da .salidas -ALTAS para -O

lávicos, independiente do .la. representación I

El arreglo de desplazamiento envía bien sea Ix o 2x 01 multi

j o todas las salidas altas, al complementados

Consiste de un conjunto de circuitos ''O" exclusivos5 comanda—

dos por el control de suma/resta.

SUMADOR DE ALTA VELOCIDAD

Consiste d© un sumador de llevada anticipada de alta velocidad

que procesa, -en forma paralela cuatro bits, suuna el multiplican

do al producto parcial que se presenta en las entradas K. J31

sumador tiene una entrada para la llevada de la etapa anterior,

una salida para la llevada a la siguiente etapa y cuatro sali-

das de suma, S a Sq

I

- -123 ,"I

CONVRQI* DS. EMBASAMIENTO Y SXGJ/0

Al extremo más significante del arreglo.» surge un problema -

cuando ocurren .rebasamiéntos ¿leí a), suma o. resta, c b) la ne-

cesidad de utilizar 2 x multiplicando. Para solucionar' este

pr-obleaaa de rebajamiento, el signo de los d£g-itos del Enalta—-

placando o del producto parcial 'deben ser repetidor dos veces.

Por fortuna, también es posible una lógica de rainimisacicSn y

las dos salidas, S¿, y S_, que son los bits mas significantes

dsl producto con signo de 6 bits procedentes ' de un imzltiplica_

dar con sisno de dos bits y ds un multiplicando con signo de

h bits, pueden ser generados fácilmente, Bstas dos salidas -

son requeridas solamente en e¿ extremo -más significante de ca

da peso repetitivo de' na :multiplicacií5:n. para reducir la -

carga de entrada en x3 se provee de una entrada adicional x4,

la cual debe ser conectada a sc3 en el' extremo más significan-

te del arreglo • '

.En vista de que el Am 2505 os un jnüitiplicador 2x4 y re.aliaa

la función:

fí = XY -í- K,

pued© ser utilisado como tma célula repetitiva en los esque—

mas de Kzultiplicacióru Bl mlmero d© dispositivos requeridos -' - V "

estará, dado por;u M'TX N-, dónde H y Jí son los tarnaüos del raulti8 - -

plicador y del multiplicando»

- 124 -

t í'A-ilf.'"'"í6'.'ArV^ /

í-.'^^ULTjpyGA.pa

' // -<-X-': ' f ' ,

.'•*r-^-"i.iiTt'

' r . -^- 'v''?

. • . - . -s' v ' ; v '• • " "-. •• - • .- •' . • • • • - - - . -a -• ; ;•• . - ' ' . • '" '*•; ' : • • ' . - ; í . - - ,-' ¿ '• ••-•' -^ i - , \- f . '. >. '--.' '••: ••• . ..•-- " "

'''• ^>'t*/"./f '..'' • • -'HÜÚr^ClGÁÑDO";'.' - . = ' '.i-. •'*'•'•>" . ' '"-;• tONSTANTE".

''.'•-• ".^'^'/'.¿.^-¿V'- r . ' ^ . f . - ' : : V; ; i % ' ! ' -* ' •" ' • • • ' " C ''•*, V-^ ".-.' " . i ...'

x . .;' .--V:* • £•,•i * . . , * _ ; . , * i -. ,.

•;(''! -V!W '^'.',"•' .:'•>; '"¿'r.*:'1' :.'.F'- ( • •• .'-'i .- .. 5

• .> ' ' • - . O •fj*'¿yf-33~áir*f--t'-.;<•->:—r

?,i JÍÍÁÍ-'J K,v+*í, x-/x\-^

•• i ••• - i¿o -*a ' ü_-!i_j:a._J4-

Ki

7 ¿V: %V'V.>- . ' . /^'. J. ";Jy 'J; i J"j ~J ' tf a'í

-, 4.26 Multiplieación complameiito de 2 d© 8 x 4 dígitos

positiva

?ig-ura 4*26 indica 4 Aíai25Ó5 conectados para formar un

g-lo de 4 Je 8 que produc.e el producto compleiriento de 2 a par*-

tir de un multiplicador1 conipleraento. de 2 de 4 bits y de un

multiplicando complemento de 2 de S bits. Sste esquema está

representado en lág-ica positiva; par-a la z'epresentacicjn-en 1

125 -

gica. negativa» P debe dejarse abierto en lugar de mantener ni-

vel bajo y deben ser reinterpretados los Is y Os. Debido a que

él primer paso ©e tratado como si la operación previa fuera -

una suma, las entradas x „ y y . son mantenidas en O lógico, -I """-l» .""""«i»

salidas S¿ y Sr son ignoradas, excepto al extremo más sig-

nificante del arreglo. I/as entradas' K, permiten la

de productos parciales a medida que la formación pasa a travos

del arreglo, Coiso en l'a primera ©tapa el producto parcial no

alste, las entradas K, pueden ser utilizadas para 'siiíaar nn nú

ero al extremó ícenos significante del' producto. Bsta propie-

dad es cniy útil .ya gu¿ muchos procesos artiíae* ticos consisten -

de una serie de multiplicaciones y sumas. Para tnultipl±cacio-

iies de mayor tsú3iañót el arreglo puede ser extendido en las di—

erecciones :?c y v_. La figura .26 indica adeinás, cómo .el sistema

puede ser extendido tanto en la dirección, del multiplicando cc_

mo en la del inultiplicador, siguiendo el ciátodo directo da acc_

piar los multiplicadores acumulando los productos parciales y

g-enerando elproducto* Síste- arreglo que consiste de multiplica

dores da 2 bits repetidos ©n una, estructura de tipo paralelo— ;

g-ramo, .no es la más rápida posible. Sin embargo, la velocidad

puede ser incrementada al mover fisicament© algunos bloques' —

Ji3ultiplicadorsss siempre gue no cambie su valor relativo» IPsto

,3i,g-jilfiea que cada a22ultipli.ea.dor puede cambiar su posición ver

bical, relativa en el arreglo^ pero no su posición horizontal.

-128

I,as conexiones entré las entradas yl y Cn a la izquierda del

arrearlo pueden ser rotas dejando' en libertad a la entrada Cn

para otro signo, pero la linea yl debe, entonces, ser conecta

da a otra entrada de? llevada e.on el misino yalo.r relativo que

el original ¿ ' '

I/a tabla' ¿,, indica Ips retardos y circuitos integrados necesa-

rios para multiplicadores -de varios tamaños, utilizando el mé-

todo 3, oue es el de velocidad ápt-üsa. SI circuito, empleado es

el .¿¿22505.

Se ha .procedido al cüseüo de 'un Ezultiplicador .de 8x8 bits uti-

lisando este mátodo d'e 'máxima velocidad. ' Pe acuerdo a la ta —

tola 3,r se requieren Q. pamistas Am£5Q5, con lo cual 01 esqueíaa

del sistema de 2nulti|>|.icacióñ es el gue aparece en la figura

tV-» •:.,+'.Á" 4''•'•• .'tt-ll-.W

"rí'-- ' - '• t-. . *V '-f';'-/ _ - '-:'*''„ -y- ' .' .*.

4» 28 Esquema deH| sistema de 'inultaplicación rápida

,129 -

Para que se realice la nraitipiica.ció*n a partir de una determina

5a I0@flalí so introducen los datos en el sistema mediante biesta.

bl-es tipo D, constituyendo'registros de almacenamiento que con

Lma seííal de comienzo .se. cargan. Se .forman registros uno para -

el multiplicador y otro para el multiplicando, mediante 4 regi

tros integrados SN7;f175 de la Texas Instruments (B»?5)j cada -

no <3e los cuale's tiene. 4 biestables tipo B.

IV. 2.2 VjffJBAT) DB CONTROL - - - ' :

Para el control del sistema .de multiplicación rápida, s# hace —

necesario producir- una sola seüal de comisnso que habiendo est

do en- .nivel o,, suba a .nivel 1 y. pjenzianesca en él. Bata señal,-

puede ser aplicada a la entrada del reloj de los biestables que

constituyen los registros de almacenamiento a. la entrada del d.s

tema dando asi comienzo a la multiplicacién*

Con el objeto ds hacer la medición del tieispo de procesamiento

de este sistema mediante el osciloscopio es necesario generar —

un pulso de comienso y un pulso de borrado en forma sincrónica»

JLa primera de estas señales debe ser un pulso positivo y la se-

gunda un pulso negativo*

figura 4.2.9? lauestra ©1 esquema del circuito que cumple^ a •

la ves, con todas las condiciones mencionadas y la figura 4..30

expone su diagrama secuencial. Si en la entrada N del biesta—-

ck

B

L ' ' - " • ' . - " . . ' " •

F jg, 4,29 Esqueffla.de la unidad de .control

del. SISTEMA RÁPIDO" ' • . •

. PR

Comienzo

Q

.Q

Comienzo

c II

F-ÍÍC. 4,30 " Diagrama secuencia! a^ las -señales. áe

' , ' .cpn-trpl para .el STSTEVIA RÁPIDO ; ;

bl© w~-K 'Be introduce, tina serie de pulsos •(?&)•* ©n mi salada se»

tieine la serial Q, con una ^frecuencia1 que e*? Xa mitad de la en-

trada* i/a • coaapusrta 1 dejará pasas*' la señal (-HH) Invertida., -

mientras la señal Q. sea 1¿ la coB^puerta 2 • invertirá la señal —

(PH) .mientras ,Q sea 1 y la compuerta 3 Invertirá la seüal B -

mientras la señal de comiendo sea 1.. De esta iforraa se -

drán- las señales áecruencialés B y .C -que -curaplen con las

clones de borrado y carga > necesarias para la medlcicSn del ~

requerido para la .ciultiplicac.tíSn del circuito rápido* -r

Si la entrada L -se -pone a 'tierra (ziivel'.O) y la señal de co —

B1ÍS215ÍO se pona a' O para cojaénsar la •-multiplicacií5nj .la salida

C será una serial qué estando an. Ü cambia a 1, -custpliendo- cor. —

al 'requeriiáiento de ca.r, á. del ^siste^a, previo a la nzultiplic-a—

XV. 2, 3 INTSGRAOJOÍJ BJSíI/

Sn la fijara 4.3-^- y con el título de sistema rápido .de -juulti—

plicaci¿nj aparece el esquema, disecado en IV, 2*1 y XV. S. 2, ©1

mismo -Que ,se procedió a poner -en práctica, encontrándole mon-

tado 011 la tarjeta que oon el roísmo titulo se integra al

po prcííyentado eomo parte práctica de esta -Tesis »

~ 3.33

La figura 4.-32 muestra la'vista superior de cada uno de los -

"circuitos integrados Am2505j en base a la cual se presenta el

diagrama circuital de 'la figura 4.31»

.-14, Sí 22- ai. iO'jf'-J*, /? y* -Jf- ¡* JJ".

•t'. 'í?-':v¿.í>./':.vv: V'.íV•-VV; /-"'"•-í'í,- ." . .;

-Pig. 4.32 Vista superior del circuito integrado

Wotaí El terminal es marcado para orientación

la figura 4,33 se tiene un esquema de la tarjeta para la

ubicación correcta de los circuitos integrados.

•La figura 4.3ft muestra la fotografía de la mencionada tarje-

ta, que contiene los circuitos del esquema d© la figura 4.31.

Las conexiones de la tarjeta en la que está montado el siste

cía rápido, están liecnas de tal forma que funcione conectando

le a- la consola que contiene los tableaos de control del

equipo de multiplicación. La fonografía de la figura 4.35,-

muestra ©1 sistema rápido funcionando»

i^^g^y^g

.- .-

.lu-

-s L

í£¿rv

•••i •!••!JIM

I m

n«»n»i»

i . iiin

ii»ri

iiri

ii»iiin

iiT

i»iT

'I

«B

MM

HW

.-

•..

.nn«rn

<iT

n«rf«nM

iiniii

«n»ii'r

fiii i

ai¡in

i«m

itÉ »

TTiir

n^ni

i[™nn

B»n

irn riiiniim

iiiiiirri nr

i nm jrrii

»aniiT

T>iro

m»»i«

»iiiii'n

p jq

nM»n

ni 11 •

ir rm

f ta

a\af

¿ -.

>^.ff

.>^.

:X:u

/V)f

^>Bx.

^/.-

r«^y

^;yj

.-:^

^^'.

iPü

n •..—

-.

i ni

^

i. .1

-..

_^

.'^

'_i.

i

i i

«ii

-iu

i >

!•!•

••.. i

« «

—i

m-

r*i¿

¿Jf¿

«.tw

~

•ü»JA

T:ii. '.

—

.5ü¿

° i»

.:lv

'—rf,«

:.W

*l*,

-JS

.-AÍ-

.A ji

íi-S^

-í-s-

*.

KT

T^9

*mie

^*m

»»

.svw

^ gf

t:-fc

s¿as

a

t.

-'--

,:-

•••.

<•. "

-^(.f

/^-v

^vo^

^«^^

->&

-Tt<

^^^

uo 0 4J. 3 •d «í O o H <D •ti •H Ü (Sí O TÍ íí o ü cj Q)

4,34 Montaje del sistema rápido de multiplicada021

4*35 Sistema rápido en funcionamiento

XV. 3- CONSIDEJÍACrONES BASXCAS Y MEDXCXONBS D£ LOS TIEMPOS -

NECBSARXÜS PARA LA MULTIPLICACIÓN. HUMEROS Dfí ENTRADA

QUE DAN ;EL 'TIEMPO MÁXIMO

En el Capitulo XXX se analizan los tiempos de propagación tan-

to para el Sistema Básico como para el Sistema Rápido»

En Ja medición del tiempo necesario para la multiplicación del

Sistema Básico, se considera 002210 'punto de partida» la máxima

frecuencia del reloj a la que el multiplicador puede dar resu

tados confiables.» Bn XXX. 1 se dan las rasones para esta as e ve

ración.

JS1 Sistema Básico en operación, garantiza los resultados hasta

una frecuencia de reloj de 12 MHz, lo que significa que el pe-

riodo de esta señal es de aproximadamente 83 ns. Bn vista de

que son necesarios nueve pulsos del reloj para realisar la mul^

tiplicaciÓn ©n este sistema, el tiempo mínimo requerido es de

7 7 ns.

I/os números de entrada que d.an el tiempo máximo de multiplica-

ción son aquellos en que tanto el multiplicando como el multi-

plicador están constituidos por la.-r i

Para la medición del tiempo necesario de multiplicación en el

sistema rápido de utiliza el montaje de la unidad de control -

r 137 -

descrito en XV. 2. 2.

Utilizando los .dos canales dsl osciloscopio Tektronix Tipo 453

se hace la comparación entre la señal C de la unidad de con--

trol y las distintas escales a la salida del multiplicador* las

jaismas que se encuentran desasadas respecto a la primera. Se

xnide este defasamiento de acuerdo a las escalas del oscilosco-

pio, En la fotografía de la figura ¿i. 36 se puede v©r un ejem-

plo tomado de la pantalla.

Pig Ejemplo de una medición del tiempo necesario para

la multiplicación en el Sistema .Rápido

Con la escala de barrido en O,2 u seg/dlv, y disponiendo d©

una amplificación iiorisontal de 10 para ambos canales, se

comparan las seriales en una escala de £0 njs/div,

El tiempo máximo que se midió fue de 112 ns,.para una salida

- 138 - ~len la multiplicación 11111111 x 01111111

De la misma manera se midió el tiempo de propagación de los

circuitos de entrada constituidos por los biestables del

cuito integrado SN74175? resultando ser de 20 ns,

las fotografías de la figura ¿Í-.37? se presentan dos oscilo^

gramas de la medición del tieiapo en el Sistema Rápido. En -

(A) se compara la sefíal C de comienzo con una salida en la —

que el nivel es O. Kn (B) se'tiene el mismo caso de la figu

ra 4,36; los dos impulsos que aparecen se deben a que el cir

cuito integrado Am 25 5 utilxsa un sumador de llevada antici_

pada y por lo tanto, en algunos instantes la salida es ines-

table antes de tomar su nivel estacionario.

Mg. 4,37 gara

(A) Señal de salida a nivel O

Señal de salida con impulsos de inestabilidad,

debido al sumador de llevada anticipada

'A P Jl- "3?- O S? O

C -O M P A R A .S L 0 S ,3 21 :U D 3T O S

A .Ir JB

- C C L ü: S

El cálculo del tiempo necesario para la crultiplicación en el -

Sistema Básico, según XXX..3 es de k76 ns para circuitos integra

dos típicos, garantizando 621 ns según la figura 3»1.,

El tiempo cedido en base a la frecuencia del reloj es de 7 7 ns<

La diferencia entre el valor niedido y ,1o© valores calculados se

de~be a que en el cálculo* no se na tomado en cuenta él tienipo

de propagación requerido por las con'exiones,' el mismo .que se -

adopta como 1 ns por cada una de ellas* Además„ la frecuencia

de 12 MHa ha sido estimaüa para que el sistema, de resultados —

con ciento por ciento de seguridad*

En el Sisteroa Rápido, el tiempo necesario para la multiplica-

ción es de 155 íis¿ según XXI» 2, para circuitos integrados típi-

cos, de los cuales 20 ns corresponden a los circuitos de entra_

da,

Justamente, la medición indica 20 ns para estos circuitos de

entrada. SI valor medido, no varia respecto al valor teórico,

en vista de que la medición se hiso entre los terminales del

circuito integrado SN7 175 sin que naya d.e porizBdio conexiones

alámbricas»

SI tiempo medido para todo el sistema es de 112 ns.

14!. -

.La diferencia entre ©1 valor teórico y el í slor añedido, se de-

be a o¿ue ,para el cálculo no se toma, en cuenta el tiempo de pr<3

pagación de las conexiones (í ns para cada una) » .Además, él

dato teórico está dado para circuitos tópicos, pudiendo variar

a un m£n±mo o máximo por' fafericaelán.* Bagan el nsanual (B.l),—

da un rango de variación a par'tir del valor típico, loasta de —

un k<y$> a 25 <¿e teniperatiira ambiente 0

Tanto, para el Sistema Bdsico como para el Sistema B;áp ido s los

manuales dan valores nominales de tiempo para una temperatura

ambiente de 25 G* variando considerablemente, de acuerdo a es

te parámetro. .Las condiciones en que se realizaron las medi-

ciones, no afueren precisamente de 25 C, sino inferiores»

Al concluir el estudio de. los tiempos necesarios para la. .mul-

tiplicación en los dos Sistemas* se justifican las mediciones

realizadas respecto de los cálculos teóricos» Bs de gran im-

portancia también, nacer una consparación. ©ní?3?e los tiempos

cesarlos para estos dos sistemas*

Bxiste una diferencia de 7 7 %i& a- Ü2 ns (en la .práctica) , en

el procesamiento de una señal entre el Sistema Básico y el —

Sistszna Bápido. S© lia conseguido reducir el tiempo necesario

para la multiplicación a un 15% con el Sistezna Hápld.o respec-

to al Bá-sico, lo erual da un indico de la ventaja que se tiene

- 142

al utilizar* inetodos &e miltiplicación rápida* B© másf si sé —

analisa .la tabla j ©n XV. 2*1» comparando el tiempo necesario -

para un arreglo SxS bits, con el tiempo d© propagación para un

arreglo de l6xl6 toit.s, en multiplicación rábida, se ye.que la

relación es prácticamente de 1 a 2? lo que normalmente,©! tlem

po aumenta con el cuadrado del ndssero de "bits qu© procesa un *

arreglo,

- 143 -

(B,i) ADVAlffCB MICHO BSVJCBS, Jnc* á «Four-Bit foy 2Vo-Bit 2's

Cojaplement Multiplier, Ara 2505», California 94086,

Noviembre 197-1*

(3.2) BAITGH CHAPXES E., "A Two»'s Compleraerit Parallel Array

Multipldcation Al oz ithjn", JBBB Transactior s on

Vol. C-22, ,íf2 12, pag. 1045-10473

Diciembre 1973 -

(B,3) BHAHM EDWAHD.-l/., «Digital Computer Dssign", Acadeajic

Press Xnc., New York, 1963.

(B.4) I*OfíES TVAKT, í?The Logic oí Computer Arthmetic" ,

Prentice Hall Znc., BngZewood H. J. 1963*

(B.5) HALLXJJ TgOMAS. a, FLl JH H1GHASL J. , «Pipelinin o?

Arithmetic Punctions", JEEB Transactions on

Goinputer, pág. 88O-886, Agosto 1972.

(B.ó) XR-WXN WAYHS C»f "Digital Comptiter Principies" ,D»- Van

líostranci Company, Jnc*¡, Princeton N.Je> Septiem

bre 1901.

(B.7) JACOBSOH HERBBRT, "Apuntes sobre Sistemas Digitales0^

Escuela Politécnica Kacional.. Qtzito 1971.

(B.8) KAMAL A.Á», QHA3M5TAM A.JNT* , «'fíi gh-Speedl Mültlplicatipn

Systems ?t, JBI5B Transactions Gomputers9 page 1017-

!O21j Septiembre 1972»

(B.9) LABORATOKXO DB SlSTSM&S DXGXTAI/BS, .Escuela Politécnica

Nacional , Quito 1974,

fB.lQ) MAJUEY HESALD A», HEXkWEZL MSLVJN F* 9 " Zntrodu.ction to

Digital Gomput|ers", Prentice Hall .5 Xnc» ,Englewood?

Í7.J. »

(S*l4)

(B.15)

(B.ll) MORJ H. BSj -SERRA A,', °A Parallel Structu^e .for Signed-

r11, ZfíE® CDransactions on Oomputer-s. pág. 1^53*

diciembre 1972,,

(Bol 2) RXCKAJílíS H * K a , «Asáfehmetic Operations on Digital

Computers^s D, Van Nostrand Company^ Xnc, ? New York

10, 195S. ' ' '

SGOTT NORMAN H. , "Analóg and 'Digital Computer

Teclmológy1' 3 McOraw-Hill BooK Oonrpany? jüac* , New

York, 1960,

SjCBMENS, "-Manual de Xnformación de la Técnica Digital

Parte ;X y XX »5 Quito 1 73*

TBXAS XíTSTHUMS TS , Xnc», °0?-he TTL Bata Book for Design

" , Primera Bdición, Dallas Texas, 1973-

rapxba eaba - repositorio digital - epn: página de...

Documents