![Page 1: Lenguajes de Descripción de Hardwaredigitalesuis.wdfiles.com/local--files/recursos/VHDL_2009_2.pdfVHDL C a r l o s A u g u s t o Fa j a rd o A r i za Lenguajes de Descripción de](https://reader031.vdocuments.us/reader031/viewer/2022040919/5e966af720bfb53cc860d785/html5/thumbnails/1.jpg)
VHDLVHDL
Car
los A
ugus
to F
ajar
do A
riza
Lenguajes de Descripción de HardwareLenguajes de Descripción de HardwareLenguajes de Descripción de HardwareLenguajes de Descripción de Hardware
• Netlist: conjunto de instrucciones que indican el interconexionado entre los componentes de un diseño (lista de conexiones).
• HDL: Estos lenguajes permitieron solucionar el problema de describir un circuito NO por sus conexiones (Netlist) sino más bien por su funcionamiento.
PDF created with pdfFactory trial version www.pdffactory.com
![Page 2: Lenguajes de Descripción de Hardwaredigitalesuis.wdfiles.com/local--files/recursos/VHDL_2009_2.pdfVHDL C a r l o s A u g u s t o Fa j a rd o A r i za Lenguajes de Descripción de](https://reader031.vdocuments.us/reader031/viewer/2022040919/5e966af720bfb53cc860d785/html5/thumbnails/2.jpg)
VHDLVHDL
Car
los A
ugus
to F
ajar
do A
riza
VHDLVHDLVHDLVHDL
VHSIC HDL: Very High Speed Integrated Circuit HDL
Principalmente toda descripción está compuesta por dos partes o unidades:
• La Entidad (ENTITY): Define el símbolo del circuito, es decir, sus entradas y salidas. En otras palabras es la caja negra que lo contiene.
• Arquitectura (ARCHITECTURE): Donde se define el funcionamiento del módulo definido en la entidad.
PDF created with pdfFactory trial version www.pdffactory.com
![Page 3: Lenguajes de Descripción de Hardwaredigitalesuis.wdfiles.com/local--files/recursos/VHDL_2009_2.pdfVHDL C a r l o s A u g u s t o Fa j a rd o A r i za Lenguajes de Descripción de](https://reader031.vdocuments.us/reader031/viewer/2022040919/5e966af720bfb53cc860d785/html5/thumbnails/3.jpg)
VHDLVHDL
Car
los A
ugus
to F
ajar
do A
riza
EntidadEntidadEntidadEntidad
• Descripción de las entradas y salidas de un circuito de diseño.
PDF created with pdfFactory trial version www.pdffactory.com
![Page 4: Lenguajes de Descripción de Hardwaredigitalesuis.wdfiles.com/local--files/recursos/VHDL_2009_2.pdfVHDL C a r l o s A u g u s t o Fa j a rd o A r i za Lenguajes de Descripción de](https://reader031.vdocuments.us/reader031/viewer/2022040919/5e966af720bfb53cc860d785/html5/thumbnails/4.jpg)
VHDLVHDL
Car
los A
ugus
to F
ajar
do A
riza
Declaración de EntidadesDeclaración de EntidadesDeclaración de EntidadesDeclaración de Entidades
SINTANXIS
entityentity nombre_entidad nombre_entidad isis
PortPort ( …. );( …. );
endend nombre_entidad;nombre_entidad;
Los puertos (Port ) definen las entradas y salidas del módulo. Todos los puertos que son declarados deben tener:
1. Nombre: para identificarlos
2. Modo: salida, entrada, etc.
3. Tipo: bit, entero,etc.
PDF created with pdfFactory trial version www.pdffactory.com
![Page 5: Lenguajes de Descripción de Hardwaredigitalesuis.wdfiles.com/local--files/recursos/VHDL_2009_2.pdfVHDL C a r l o s A u g u s t o Fa j a rd o A r i za Lenguajes de Descripción de](https://reader031.vdocuments.us/reader031/viewer/2022040919/5e966af720bfb53cc860d785/html5/thumbnails/5.jpg)
VHDLVHDL
Car
los A
ugus
to F
ajar
do A
riza
Declaración de EntidadesDeclaración de EntidadesDeclaración de EntidadesDeclaración de Entidades
ModosIN: Señales de entrada a la entidad, son sólo de lectura, no puede asignarles ningún valor dentro del programa.
OUT: Señales de salida de la entidad, no pueden leerse, es decir, no pueden ser usadas dentro de una descripción.
INOUT: Puerto bidireccional, puede ser usado en el programa como escritura y lectura
BUFFER: Se comporta como un terminal de salida con la diferencia que se puede leer.
PDF created with pdfFactory trial version www.pdffactory.com
![Page 6: Lenguajes de Descripción de Hardwaredigitalesuis.wdfiles.com/local--files/recursos/VHDL_2009_2.pdfVHDL C a r l o s A u g u s t o Fa j a rd o A r i za Lenguajes de Descripción de](https://reader031.vdocuments.us/reader031/viewer/2022040919/5e966af720bfb53cc860d785/html5/thumbnails/6.jpg)
VHDLVHDL
Car
los A
ugus
to F
ajar
do A
riza
Declaración de EntidadesDeclaración de EntidadesDeclaración de EntidadesDeclaración de Entidades
TiposEl tipo de un puerto, o señal o variable, determina los valores que esta
puede tomar:
1. Bit: Toma los valores 0 y 1 lógicos2. Boolean: Define valores verdadero y falso en una expresión.3. Bit_vector: representa un conjunto de bits.4. Integer (entero): representa un número entero.5. STD_LOGIC (standard logic):También llamado IEEE Std.1164 Multi-
Valued‘0’, (Forcing 0): Cero lógico‘1’, (Forcing 1): Uno lógico‘Z’, (High Impedance)‘-’ (Don’t care)‘X’,(Forcing Unknown)‘U’ (Uninitialized) Cuando no se asigna un valor inicial.‘W’,(Weak Unknown)‘L’, (Weak 0)‘H’, ( Weak 1)
PDF created with pdfFactory trial version www.pdffactory.com
![Page 7: Lenguajes de Descripción de Hardwaredigitalesuis.wdfiles.com/local--files/recursos/VHDL_2009_2.pdfVHDL C a r l o s A u g u s t o Fa j a rd o A r i za Lenguajes de Descripción de](https://reader031.vdocuments.us/reader031/viewer/2022040919/5e966af720bfb53cc860d785/html5/thumbnails/7.jpg)
VHDLVHDL
Car
los A
ugus
to F
ajar
do A
riza
Declaración de EntidadesDeclaración de EntidadesDeclaración de EntidadesDeclaración de Entidades
Sumador de un bitSumador de un bit
PDF created with pdfFactory trial version www.pdffactory.com
![Page 8: Lenguajes de Descripción de Hardwaredigitalesuis.wdfiles.com/local--files/recursos/VHDL_2009_2.pdfVHDL C a r l o s A u g u s t o Fa j a rd o A r i za Lenguajes de Descripción de](https://reader031.vdocuments.us/reader031/viewer/2022040919/5e966af720bfb53cc860d785/html5/thumbnails/8.jpg)
VHDLVHDL
Car
los A
ugus
to F
ajar
do A
riza
Declaración de EntidadesDeclaración de EntidadesDeclaración de EntidadesDeclaración de Entidades
Mux de 2 a 1
PDF created with pdfFactory trial version www.pdffactory.com
![Page 9: Lenguajes de Descripción de Hardwaredigitalesuis.wdfiles.com/local--files/recursos/VHDL_2009_2.pdfVHDL C a r l o s A u g u s t o Fa j a rd o A r i za Lenguajes de Descripción de](https://reader031.vdocuments.us/reader031/viewer/2022040919/5e966af720bfb53cc860d785/html5/thumbnails/9.jpg)
VHDLVHDL
Car
los A
ugus
to F
ajar
do A
riza
Declaración de EntidadesDeclaración de EntidadesDeclaración de EntidadesDeclaración de Entidades
Sumador de cuatro bits
PDF created with pdfFactory trial version www.pdffactory.com
![Page 10: Lenguajes de Descripción de Hardwaredigitalesuis.wdfiles.com/local--files/recursos/VHDL_2009_2.pdfVHDL C a r l o s A u g u s t o Fa j a rd o A r i za Lenguajes de Descripción de](https://reader031.vdocuments.us/reader031/viewer/2022040919/5e966af720bfb53cc860d785/html5/thumbnails/10.jpg)
VHDLVHDL
Car
los A
ugus
to F
ajar
do A
riza
Librerías y paquetesLibrerías y paquetes
Declaración de entidades por medio de librerías y paquetes:
Una librerías o biblioteca es una colección de unidades de diseño (paquete) compiladas previamente para su posterior uso.
Su función es agilizar el diseño
PDF created with pdfFactory trial version www.pdffactory.com
![Page 11: Lenguajes de Descripción de Hardwaredigitalesuis.wdfiles.com/local--files/recursos/VHDL_2009_2.pdfVHDL C a r l o s A u g u s t o Fa j a rd o A r i za Lenguajes de Descripción de](https://reader031.vdocuments.us/reader031/viewer/2022040919/5e966af720bfb53cc860d785/html5/thumbnails/11.jpg)
VHDLVHDL
Car
los A
ugus
to F
ajar
do A
riza
Declaración de EntidadesDeclaración de EntidadesDeclaración de EntidadesDeclaración de Entidades
Sumador de cuatro bits
PDF created with pdfFactory trial version www.pdffactory.com
![Page 12: Lenguajes de Descripción de Hardwaredigitalesuis.wdfiles.com/local--files/recursos/VHDL_2009_2.pdfVHDL C a r l o s A u g u s t o Fa j a rd o A r i za Lenguajes de Descripción de](https://reader031.vdocuments.us/reader031/viewer/2022040919/5e966af720bfb53cc860d785/html5/thumbnails/12.jpg)
VHDLVHDL
Car
los A
ugus
to F
ajar
do A
riza
IdentificadoresIdentificadoresIdentificadoresIdentificadores
PDF created with pdfFactory trial version www.pdffactory.com
![Page 13: Lenguajes de Descripción de Hardwaredigitalesuis.wdfiles.com/local--files/recursos/VHDL_2009_2.pdfVHDL C a r l o s A u g u s t o Fa j a rd o A r i za Lenguajes de Descripción de](https://reader031.vdocuments.us/reader031/viewer/2022040919/5e966af720bfb53cc860d785/html5/thumbnails/13.jpg)
VHDLVHDL
Car
los A
ugus
to F
ajar
do A
riza
OBJETOS EN VHDLOBJETOS EN VHDLOBJETOS EN VHDLOBJETOS EN VHDL
Un objeto en VHDL permite almacenar el valor de algún tipo específico de datos (signal, constante variable, file).
Signals:
Constantes: almacenan valores que no pueden ser cambiados
PDF created with pdfFactory trial version www.pdffactory.com
![Page 14: Lenguajes de Descripción de Hardwaredigitalesuis.wdfiles.com/local--files/recursos/VHDL_2009_2.pdfVHDL C a r l o s A u g u s t o Fa j a rd o A r i za Lenguajes de Descripción de](https://reader031.vdocuments.us/reader031/viewer/2022040919/5e966af720bfb53cc860d785/html5/thumbnails/14.jpg)
VHDLVHDL
Car
los A
ugus
to F
ajar
do A
riza
ArquitecturasArquitecturas
La Arquitectura se define como la unidad de diseño que define el comportamiento de una entidad:
• VHDL ofrece un lenguaje para hacer la descripción de la arquitectura para que esta cumpla con la función determinada.
PDF created with pdfFactory trial version www.pdffactory.com
![Page 15: Lenguajes de Descripción de Hardwaredigitalesuis.wdfiles.com/local--files/recursos/VHDL_2009_2.pdfVHDL C a r l o s A u g u s t o Fa j a rd o A r i za Lenguajes de Descripción de](https://reader031.vdocuments.us/reader031/viewer/2022040919/5e966af720bfb53cc860d785/html5/thumbnails/15.jpg)
VHDLVHDL
Car
los A
ugus
to F
ajar
do A
riza
Asignaciones simples (Asignaciones simples (<=<=))Asignaciones simples (Asignaciones simples (<=<=))
bus_1
PDF created with pdfFactory trial version www.pdffactory.com
![Page 16: Lenguajes de Descripción de Hardwaredigitalesuis.wdfiles.com/local--files/recursos/VHDL_2009_2.pdfVHDL C a r l o s A u g u s t o Fa j a rd o A r i za Lenguajes de Descripción de](https://reader031.vdocuments.us/reader031/viewer/2022040919/5e966af720bfb53cc860d785/html5/thumbnails/16.jpg)
VHDLVHDL
Car
los A
ugus
to F
ajar
do A
riza
Error en la definición de la arquitecturaError en la definición de la arquitecturaError en la definición de la arquitecturaError en la definición de la arquitectura
• No se puede asignar una salida o otra salida
PDF created with pdfFactory trial version www.pdffactory.com
![Page 17: Lenguajes de Descripción de Hardwaredigitalesuis.wdfiles.com/local--files/recursos/VHDL_2009_2.pdfVHDL C a r l o s A u g u s t o Fa j a rd o A r i za Lenguajes de Descripción de](https://reader031.vdocuments.us/reader031/viewer/2022040919/5e966af720bfb53cc860d785/html5/thumbnails/17.jpg)
VHDLVHDL
Car
los A
ugus
to F
ajar
do A
riza
Corrección No 1Corrección No 1Corrección No 1Corrección No 1
PDF created with pdfFactory trial version www.pdffactory.com
![Page 18: Lenguajes de Descripción de Hardwaredigitalesuis.wdfiles.com/local--files/recursos/VHDL_2009_2.pdfVHDL C a r l o s A u g u s t o Fa j a rd o A r i za Lenguajes de Descripción de](https://reader031.vdocuments.us/reader031/viewer/2022040919/5e966af720bfb53cc860d785/html5/thumbnails/18.jpg)
VHDLVHDL
Car
los A
ugus
to F
ajar
do A
riza
Corrección No 2Corrección No 2Corrección No 2Corrección No 2
PDF created with pdfFactory trial version www.pdffactory.com
![Page 19: Lenguajes de Descripción de Hardwaredigitalesuis.wdfiles.com/local--files/recursos/VHDL_2009_2.pdfVHDL C a r l o s A u g u s t o Fa j a rd o A r i za Lenguajes de Descripción de](https://reader031.vdocuments.us/reader031/viewer/2022040919/5e966af720bfb53cc860d785/html5/thumbnails/19.jpg)
VHDLVHDL
Car
los A
ugus
to F
ajar
do A
riza
AsignacionesAsignaciones Condicionales (WHEN /ELSE)Condicionales (WHEN /ELSE)AsignacionesAsignaciones Condicionales (WHEN /ELSE)Condicionales (WHEN /ELSE)
PDF created with pdfFactory trial version www.pdffactory.com
![Page 20: Lenguajes de Descripción de Hardwaredigitalesuis.wdfiles.com/local--files/recursos/VHDL_2009_2.pdfVHDL C a r l o s A u g u s t o Fa j a rd o A r i za Lenguajes de Descripción de](https://reader031.vdocuments.us/reader031/viewer/2022040919/5e966af720bfb53cc860d785/html5/thumbnails/20.jpg)
VHDLVHDL
Car
los A
ugus
to F
ajar
do A
riza
PDF created with pdfFactory trial version www.pdffactory.com
![Page 21: Lenguajes de Descripción de Hardwaredigitalesuis.wdfiles.com/local--files/recursos/VHDL_2009_2.pdfVHDL C a r l o s A u g u s t o Fa j a rd o A r i za Lenguajes de Descripción de](https://reader031.vdocuments.us/reader031/viewer/2022040919/5e966af720bfb53cc860d785/html5/thumbnails/21.jpg)
VHDLVHDL
Car
los A
ugus
to F
ajar
do A
riza
PDF created with pdfFactory trial version www.pdffactory.com
![Page 22: Lenguajes de Descripción de Hardwaredigitalesuis.wdfiles.com/local--files/recursos/VHDL_2009_2.pdfVHDL C a r l o s A u g u s t o Fa j a rd o A r i za Lenguajes de Descripción de](https://reader031.vdocuments.us/reader031/viewer/2022040919/5e966af720bfb53cc860d785/html5/thumbnails/22.jpg)
VHDLVHDL
Car
los A
ugus
to F
ajar
do A
riza
ALUALUALUALU
PDF created with pdfFactory trial version www.pdffactory.com
![Page 23: Lenguajes de Descripción de Hardwaredigitalesuis.wdfiles.com/local--files/recursos/VHDL_2009_2.pdfVHDL C a r l o s A u g u s t o Fa j a rd o A r i za Lenguajes de Descripción de](https://reader031.vdocuments.us/reader031/viewer/2022040919/5e966af720bfb53cc860d785/html5/thumbnails/23.jpg)
VHDLVHDL
Car
los A
ugus
to F
ajar
do A
riza
PDF created with pdfFactory trial version www.pdffactory.com
![Page 24: Lenguajes de Descripción de Hardwaredigitalesuis.wdfiles.com/local--files/recursos/VHDL_2009_2.pdfVHDL C a r l o s A u g u s t o Fa j a rd o A r i za Lenguajes de Descripción de](https://reader031.vdocuments.us/reader031/viewer/2022040919/5e966af720bfb53cc860d785/html5/thumbnails/24.jpg)
VHDLVHDL
Car
los A
ugus
to F
ajar
do A
riza
Asignaciones Condicionales (WITH /SELECT)Asignaciones Condicionales (WITH /SELECT)Asignaciones Condicionales (WITH /SELECT)Asignaciones Condicionales (WITH /SELECT)
PDF created with pdfFactory trial version www.pdffactory.com
![Page 25: Lenguajes de Descripción de Hardwaredigitalesuis.wdfiles.com/local--files/recursos/VHDL_2009_2.pdfVHDL C a r l o s A u g u s t o Fa j a rd o A r i za Lenguajes de Descripción de](https://reader031.vdocuments.us/reader031/viewer/2022040919/5e966af720bfb53cc860d785/html5/thumbnails/25.jpg)
VHDLVHDL
Car
los A
ugus
to F
ajar
do A
riza
PDF created with pdfFactory trial version www.pdffactory.com