circuite integrate numerice - indrumator

5/26/2018 Circuite Integrate Numerice - Indrumator

1/47

Ovidiu Neamu Laviniu epelea

CIRCUITE INTEGRATE NUMERICE

ndrumtor de laborator


2/47


3/47

- 3 -

CUPRINS

1. Msurarea parametrilor statici la circuitele integrate TTL i CMOS 5

2. Circuite basculante astabile i bistabile 11

3. Decodificatoare logice i afiare multiplexat 19

4. Numrtoare clasice i numrtoare de mare capacitate 25

5. Registre de memorare i deplasare 326. Memorii electronice 37

7. Circuite numerice specializate ceas electronic. 44

BIBLIOGRAFIE 47


4/47


5/47

Msurarea parametrilor statici la circuitele integrate

TTL i CMOS

1. Scopul lucrrii

n aceast lucrare sunt prezentate caracteristicile constructiv funcionale ale

familiilor de circuite integrate TTL i CMOS, principalii parametri statici i dinamici

ale acestor familii i se fac msurtori pentru parametri statici ai circuitelor integrate

respective.

2. Consideraii teoretice

2.1 Funcionarea circuitului

Pentru a arta funcionarea

electric a porii TTL fundamentale din

figura 1, spresupunem mai nti cuna

dintre intrri este conectatla mas(nivel

logic "0"). Tranzistorul Q1se satureazidatorit scderii potenialului din

colectorul su, tranzistorul Q2 se

blocheaz. Potenialul sczut din emitorul

lui Q2 determin blocarea tranzistorului

Q4. Tranzistorul Q3 va conduce, fiind

comandat de potenialul ridicat din colectorul tranzistorului Q2. La ieire se va obine ovaloare ridicatde tensiune, corespunztor nivelului logic "1".

Q1Q2

Q3

Q4D2D1

D

R21,6K

R14K

R4130

R31K

VCC

A

B y=AB

Ue

Fig. 1

Dacla ambele intrri se aplico tensiune corespunztoare nivelului logic "1",

jonciunile baz-emitor ale tranzistorului Q1 sunt polarizate invers i tranzistorul

lucreaz n regiunea activ invers. n acest caz jonciunea baz-colector a

tranzistorului Q1 i jonciunile baz-emitor ale tranzistoarelor Q2i Q4 formeazun

lande diode polarizate direct prin rezistena R1de la plusul sursei de alimentare. nconsecin tranzistoarele Q2 i Q4 se vor satura. n acelai timp, tranzistorul Q3 se

5


6/47

blocheazdeoarece baza lui se aflla un potenial mai mic dect potenialul emitorului

su datoritdecalajului de tensiune introdus de dioda D3. Se obine astfel la ieire o

tensiune egalcu tensiunea de saturaie

colector-emitor a tranzistorului Q4,corespunztoare nivelului logic "0".

Analiznd funcionarea porii,

din punct de vedere logic, se observ

c ea realizeaz funcia I-NU, adic:

BA=C

2.2 Parametrii circuitului

Nivelele logice: VILmax= 0.8 V, VIHmin

= 2 V, VOLmax= 0.4 V, VOHmin= 2.4 V

si VT= 1.3V

Marginile de zgomot: ML= 0.4V si MH

= 0.4VCurenii de intrare si de ieire: IIH= 40

A, IIL= -1,6 mA, IOH= -800 A si IOL

= 16 mA

Factorul de ncrcare: FOL= 10, FOH=

20 si FO = 10

Caracteristica de intrareII=f(VI) se poate ridica cu ajutorul

schemei din figura 2.

Caracteristica de ieire VOL=f(IOL) se poate ridica cu ajutorul schemei din

figura 3, iar caracteristica VOH=f(IOH) cu schema din figura 4.

Scurtcircuitarea ieirii la maspoate determina prin tranzistorul Q3un curent

cuprins ntre 18i 55 mA, dac

Q

3, D

3i R

4func

ioneaz

static corect. Acest curent nu

este periculos dacare o duratscurt. Variaia curentului de scurtcircuit cu tensiunea

1

2

3A

Fig. 5

1 3

2

1

2

3

V

A

VIVO

IOL

1540

VC

Fig. 3

A 1

3

2

V

1

2

3

VI

VO

IOH

1K

10

VI

Fig. 4

V

A

1

2

3

D4

V

VI

Fig. 2

6


7/47

de alimentare se poate urmri cu ajutorul schemei din figura 2.5.

n cadrul familiei de circuite integrate TTL existmai multe serii de circuite,

care se deosebesc n principal prin compromisul realizat ntre puterea disipat pe

poarti timpul de propagare, aa cum rezultdin tabelul de mai jos:Familii de circuite integrate 74 74LS 74S 74ALS 74AS

Puterea disipat/poarttipic [mW]

static

10 2 19 1.2 8.5

Timp de propagare tipic [ns] 10 9.5 3 4 1.5

Caracteristica de transfer aporii I-NU standard se poate

ridica cu ajutorul schemei din

figura 6. Circuitul format din R1,

D1-D4, conectat la ieirea porii

simuleazo impedan echivalent

cu 10 sarcini TTL. Diodele sunt detipul 1N4148 iar C1 include

capacitile de ieire a sondelor i

ale sistemului de conectare.

1

2

3

VVVI VO

VCC

R1

C115pF

VIH

D1 D2

D3

D4

Fig. 6

Caracteristicile dinamice ale

circuitelor TTL se pot determina cu

ajutorul circuitului din figura 7, care

simuleaz ncrcarea unei pori cu

10 sarcini TTL. Timpii de cretere tr

i de cdere tfau valori tipice de 8ns

i respectiv 5ns. Timpul de

propagare are urmtoarele valori tipice: tpHL=8ns, tpLH=12ns i tp=10ns.

VIH

D1

CS15pF

VCC

R

D2

D3

D4

OSC.

G I

1

2

3

Fig. 7

7


8/47

3. Inversorul CMOS

Figura nr. 8

n figura 8 este prezentat o pereche de tranzistoare MOS cu canal n i cucanal p, care reprezint un inversor, elementul fundamental pe baza cruia se pot

realiza porile logice i deci, toate celelalte funcii necesare n circuitele logice CMOS.

O tensiune pozitiv de valoare ridicat (+VDD), adic 1 logic, aplicat pe

terminalul comun al grilei deschide tranzistorul NMOS, Mni blocheaz tranzistorul

PMOS, Mp, ceea ce face ca ieirea s fie comutat la o valoare cobort a tensiunii

(VSS), adic0 logic.Similar, o tensiune de valoare cobortsau nul(VSS), adic0 logic, aplicat

pe grilva deschide Mpi va bloca Mn, ieirea comutndu-se la o valoare ridicata

tensiunii (+VDD), adic1 logic. Tabelul nr. 1

Caracteristica de transfer a circuitului este puternic dependent de tensiunea de

alimentare VDD. Aceastcaracteristic (figura 8) poate fi mprit n cinci regiuni

8


9/47

distincte n care funcionarea tranzistoarelor Mn i Mp este prezentat rezumativ n

tabelul 1. Cu VTNs-a notat tensiunea de prag a tranzistorului MOS cu canal n (Mn) iar

cu VTPtensiunea de prag a tranzistorului MOS cu canal p (Mp).

Dac valoarea tensiunii de alimentare VDD este mai mic dectVDDmin=VTN+VTP, inversorul va prezenta o caracteristicde transfer cu histerezis i

circuitul nu va mai putea fi utilizat ca poartlogic. Cum valoarea tipica tensiunii de

prag pentru structurile CMOS standard este:

V1.5|V|V TPTN ==

rezult VDDmin=3V, valoarea minim a tensiunii de alimentare pentru circuitele

CMOS.Nivelele logice de intrare i de ieire:

- V0Hmin=VDD-0.5V (valoarea tipic: VDD- 0.01V)

- V0Lmax=0.05V (tipic: 0.01V)

- VIHmin=70%VDD

- VILmax=30%VDD

Marginile de imunitate la perturbaii (zgomot):MZL= VILmax- VOLmax=30%VDD

MZH= VIHmin- VOHmin=30%VDD

Practic, imunitatea la zgomot este 45..50% din valoarea tensiunii de

alimentare.

3. Mersul lucrrii3.1. Se ridic, cu ajutorul circuitului din figura nr. 6, caracteristica de transfer a

porii TTL. Se verific nivelele de tensiune garantate la ieire funcie de

nivelele de tensiune admisibile la intrare.

3.2. Se traseazcaracteristica de intrare cu ajutorul circuitului din figura nr. 2.

3.3. Folosind circuitul din figura nr. 5 se determincurentul de scurtcircuit al porii

fundamentale TTL.

3.4. Folosind circuitul din figura nr. 1 se vizualizeazcurentul absorbit de la sursa

9


10/47

de alimentare daco intrare este meninutla 5V i cea de-a doua intrare este

baleiatcu semnal ntre 0V i 5V iar apoi ntre 5V i 0V.

3.5. Folosind circuitul din figura nr.1 se vizualizeaztensiunile din ntregul circuit

dac o intrare este meninut la 5V i cea de-a doua intrare este baleiat cusemnal ntre 0V i 5V iar apoi ntre 5V i 0V. Pe baza acestor grafice se va

explica funcionarea circuitului.

3.6. Se va studia comportarea porilor logice CMOS pornindu-se de la schema

inversorului CMOS prezentat n figura nr. 8. Se va ridica caracteristica de

transfer, se va determina puterea consumat, i se vor vizualiza strile n care

se aflcele doutranzistoare dacintrarea este baleiatntre 0V i VDD.3.7. Se determin nivelele logice n cele dou stri i tensiunile de prag pentru

diferite tensiuni de alimentare. Se va micora tensiunea de alimentare sub 3V

i se va ridica caracteristica static. Se va analiza influena sarcinii asupra

nivelelor logice ale circuitului. Pentru aceasta rezistena de sarcin, RS, se va

conecta la masi se va msura tensiunea V0H, apoi RSse va conecta la VDDi

se va msura V0L. Cu aceastocazie se va msura i rezistena n conducie atranzistoarelor Mni Mp. Se vor verifica marginile de imunitate la perturbaii

ale circuitului inversor i se vor compara valorile msurate cu valorile

garantate, tipice i practice pentru diferite tensiuni de alimentare.

10


11/47

Circuite Basculante Astabile i Bistabile

1. Scopul lucrrii

Lucrarea i propune studiul diferitelor tipuri de circuite basculantebistabile (CBB) utilizate n circuitele i sistemele digitale, precum i al

circuitelor basculante astabile (CBA).


2.1. Circuite Basculante Astabile

Circuitele basculante astabile (avnd uneori denumirea de multivibrator)

se obin din structura de baza unui circuit basculant numeric, dar legturile dereacie se realizeazcapacitiv, deci existo legturde propagare ntre cele dou

tranzitorii, aa cum se poate observa n

figura nr. 1.

Durata

inversoare utilizate, numai n regimurile

strii de instabilitate este

dat

altstructurde circuit

bascula

de constantele de timp RC

corespunztoare fiecrui inversor.

Perioada total a semnalului

dreptunghiular generat este suma

duratei celor dou stri instabile. n

cazul n care cele dou constante de

timp sunt egale R1C1=R2C2, factorul

de umplere al semnalului generat este

de 50%.

O

Figura nr. 1

Figura nr. 1

nt astabil poate fi

observat n figura nr. 2, unde se

utilizeaz un numr mai mic de

componente.

Figura nr. 2

11


12/47

Funcionarea circuitului din figura nr. 2 este reprezentat grafic n

diagra

1 la intrarea porii P1 (punctul A) avem semnal logic

0, la

vantajul simplitii acestei structuri de astabil, realizat cu pori logice,

este di

Figura nr. 3

mele din figura nr. 3.

Dacla momentul t


13/47

ircuitele basculante bistabile (CBB) fac parte din marea familie a

circui

bistabile (CBB) sunt circuite logice secveniale cu 2stri

4 tipuri de circuite basculante bistabile: RS, JK, D, T.

.2.1 CBB de tip R-S

cest tip de CBB are 2 intrri de comandnotate S (Set) i R (Reset) i 2

ieiri

Figura nr. 4

2.2. Circuite Basculante Bistabile

C

telor logice secveniale, cunoscute n literaturi sub denumirea de sisteme

de ordin 1. Trecerea de la sistemele de ordinzero la cele de ordin superior seface prin introducerea unor reacii care-i confer sistemului proprietatea de

"memorie". Astfel, ieirile circuitului secvenial suntparial independente de

semnalele de intrare din acel moment, depinznd - tot parial - de strile

anterioareale circuitului.

Circuitele basculantestabile (distincte), tranziia ntre cele 2 stri fcndu-se odat cu

aplicarea unor semnale de comand din exterior. Ele sunt circuite cu

memorie, ceea ce nseamn c, examinnd ieirile, se poate deduce ultima

comandaplicatla intrare. Aplicaiile acestor circuite sunt multiple, ele stnd

la baza tuturor circuitelor logice secveniale: numrtoare, registre, memorii

RAM, etc.

Exist

2

A

Q i Q complementare. Intrarea S folosete pentru nscrierea

informaiei n circuit (prin convenie informaia nseamn1), iar intrarea R este

destinat tergerii informaiei din circuit. Aplicnd 1 logic pe una din cele 2

intrri efectul va fi cel descris mai sus.

13


14/47

Tabelul de adevr al unui astfel de circuit este urmtorul:

tn tn+1Rn QnSn Qn+10 0 0 0 Qn+1=Qn

0 0 1 1 Qn+1=Qn0 1 0 1 Qn+1=10 1 1 1 Qn+1=11 0 0 0 Qn+1=01 0 1 0 Qn+1=01 1 0 ?1 1 1 ?

Funcionarea circuitulu co rm belu i alturat este urmtoarea:

lui nu

se schuit

activ

itului.

scrii i stergi

inform

itul basculant astabil R-S cu pori SI-NU are structura din figura nr.

5, iar

Circuitul analizat pnacum este un circuit asincron. Foarte utilizatestei varianta sincron, la care comenzile sunt activate de ctre un semnal de tactezi figura urmtoare). Atta timp ct T=0 logic, cele 2 pori I vor avea ieirile0 logic indiferent de intrrile de comandR i S. In aceste condiii starea CBB

u poate fi modificat. Cnd T= 1 logic atunci R=R i S=S ceea ce duce la

i, nfo ta lu

dacintrrile de comandsunt inactive (Rn=Sn=0) starea circuitu

imb(Qn+1=Qn), caz n care se spune ccircuitul i pstreazstarea. dacintrarea S este activ(Sn=1, Rn=0) informaia se nscrie n circ

(Qn+1=1) indiferent de starea anterioara circuitului. Dacintrarea R este

(Sn=0, Rn=1) informaia se terge din circuit

(Qn+1=0) indiferent de starea anterioara circu

cazul Rn=Sn=1 nu are sens, deoarece nu este logic s

aia simultan. Condiia de bun funcionare a circuitului este

RnxSn=0

Circu

n figura nr. 6 putem observa o structurcu pori SAU-NU.

Figura nr. 6Figura nr. 5

(vn

n

14


15/47

funcionarea descrispentru varianta asincron, care se poate observa n figura nr..

e a CBB R-S. Acesta

re 2 intrri de date J i K i o intrare de tact n varianta sincron.

a) CBB J-K asincron

Tabelul de adevr al circuitului este prezentat n continuare:

7

Figura nr. 7

2.2.2 CBB de tip J-K

Acest tip de bistabil elimin starea de nedeterminar

a

tn tn+1

Jn Kn Qn Qn+10 0 0 0 Qn+1=Qn0 0 1 1 Qn+1=Qn0 1 0 0 Qn+1=00 1 1 0 Qn+1=01 0 0 1 Qn+1=11 1 Qn+1=10 11 1 0 1 Qn+1=Qn1 1 1 0 Qn+1=Q n

Intrarea J a ac i rol cu intrarea R a CBB R-S iar intrarea K cu S.

Dife ste aceea c atunci cnd

J=K=1 nu mai exist starea de

ned e, ci CBB i schimb starea

n cea complementar.

re ela

rena e

eterminar

Figura nr. 8

Bistabilul va arta ca n figura nr.

8.

15


16/47

b) CBB J-K sincron

Variantele sincrone ale CBB J-K, se obin prin nlocuirea porilor I cu 2

intrri a conectndu-se semnalul de tact, aa

cum se .

onvenientului oscilaiei, s-a propus o structur de

tip ma ter-slave (stpn - sclav). Aceasta este format din 2 CBB J-K

conectate n serie. Primul CBB (master-ul) memoreazdatele pe nivelul 1 logic

al sem care cel de-al doilea (slave-ul) este izolat. Pe

nivel 0

cu pori cu 3 intrri, pe cea de a trei

observn figura nr. 9

c) CBB J-K master-slave

Figura nr. 9

n scopul eliminrii inc

s

nalului de tact T, timp n

logic al lui T, datele din master sunt transferate. Schema logic esteprezentatn figura urmtoare.

Tabelul de adevr asociat circuitului CBB JK master-slave este reprezentat

n figura nr. 11.

Figura nr. 10

16


17/47

Jn Kn Ck Qn+10 0 Qn0 1 0

1 0

11 1 Qn

2.2.3 CBB de tip D

Acest tip de circuit bascula bi bil e trare de tip D (date) i o

trare de tact (Ck). Pe tea, el mai poate avea i dou intrri

sincrone R i S care sunt

e la momentul tn apare la ieire la momentul tn+1,

aa cum

c Qn+1=Dn. Deci CBB tip D ntrzie

tarea, adic ieirea la momentul la tn+1 este acee u trar la momentul tn

elul de ntrziere sau de memorare). Acest g d circ este folosit la

alizarea memoriilor RAM statice, a regit r, arnumr

rare, aacum se ra nr. 12.

F

nt sta ar o in

in lng aces

prioritare.a

Valoarea de la intrar

se observi din tabelul de adevr de mai jos.

tn tn+1

Conform tabelului se observ

s ai c in ea

(c en e uit

re rilo d i la realizareatoarelor. n general oricare tip de circuit basculant poate fi nlocuit cu

altul. Acest lucru se face prin realizarea unor scheme de conversie.

2.2.4 CBB de tip T

n mai multe aplicaii CBB tip JK este utilizat cu J=K=1. Aceast

conexiune reprezintun alt tip de CBB: CBB tip T sau celulde numpoate observa n figu

D Qn Qn+1

0 0 0

0 1 0

igu nr.ra 11

1 0 1

1 1 1

17


18/47

ionarea

t

2. Atta timp ct T=1, ieirea schimb starea la fiecare dou tranzi esemnalului de tact (pe fiecare front negativ). Aceastproprietate se poate utiliza la

alizarea numrtoarelor.

T Ck Qn+1

act cu

ii al

Figura nr. 12

Din formele de undi din tabelul de mai jos putem nelege func

acestui tip de bistabil. Acest tip de CBB realizeazdivizarea frecvenei de

re

0 Qn

1 Qn

3. Mersul lucrrii

3.1 Se realizeaz schema electricdin figura nr. 1 i determin frecvena

de osc

izeaz schemele electrice din figurile nr. 9 i 10 i se

verifictabelul de adevr aferent ace ci te ulante bistabile.

ilaie pentru R1=R2= 330 ohmi si C1=C2= 100nF. Se vizualizeaz pe

osciloscop formele de undaferente circuitului.

3.2 Se realizeazschema electricdin figura nr. 5 i se determinpractic

tabelul de adevr.

3.3 Similar, se real

stor rcui basc

18


19/47

Decodificatoare logice i afiare multiplexat

1. Scopul lucrriiLucrarea i propune studierea decodificatoarelor integrate BCD - zecimal

(74LS42) i BCD - 7 segmente (74LS47), precum i modul de afiare

multiplexat.

2. Aspecte teoretice

2.1. GeneralitiDecodificatorul este un circuit logic combinaionalcu n intrri i m ieiri,

realizat n tehnologie MSI, care activeazunasau mai multe ieiri n funcie de

cuvntul de cod aplicat la intrare (m=2n).

Schema bloc a unui decodificator este prezentatn fig. 1.

Fig. 1. Schema bloc generala unui decodificator

2.2. Decodificatorul BCD-zecimal

Prescurtarea BCD semnific"zecimal codatbinar".

Schema bloc a unui decodificator BCD-zecimal este prezentatn fig. 2.

Spre deosebire de codul binar natural, BCD nu include combinaiile

binare 1010, 1011, 1100, 1101, 1110, 1111, combinaii ce corespund numerelor

zecimale 10, 11, 12, 13, 14 i 15.

Apariia oricreia din cele 6 combinaii de intrare excluse, duce toate

ieirile n starea 1.

Se spune cdecodificatorul rejecteazdatele false.

19


20/47

Fig. 2.Schema bloc a decodificatorului BCD - zecimal

Funcionarea decodificatorului din fig. 3.4 (n variant integrat

74LS42) este descrisde tabelul nr.1.

Tab. 1. Tabelul de adevr al decodificatorului BCD - zecimal

20

A3 A2 A1 A0 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 Y8 Y9

0 0 0 0 0 1 1 1 1 1 1 1 1 1

0 0 0 1 1 0 1 1 1 1 1 1 1 1

0 0 1 0 1 1 0 1 1 1 1 1 1 1

0 0 1 1 1 1 1 0 1 1 1 1 1 1

0 1 0 0 1 1 1 1 0 1 1 1 1 1

0 1 0 1 1 1 1 1 1 0 1 1 1 1

0 1 1 0 1 1 1 1 1 1 0 1 1 10 1 1 1 1 1 1 1 1 1 1 0 1 1

1 0 0 0 1 1 1 1 1 1 1 1 0 1

1 0 0 1 1 1 1 1 1 1 1 1 1 0

1 0 1 0 1 1 1 1 1 1 1 1 1 1

1 0 1 1 1 1 1 1 1 1 1 1 1 1

1

1

0

0

1

1 1 1 1

1

1

1

1

1

1 1 0 1 1 1 1 1 1 1 1 1 1 1

1 1 1 0 1 1 1 1 1 1 1 1 1 1

1 1 1 1 1 1 1 1 1 1 1 1 1 1


21/47

2.3. Decodificatorul BCD - 7 segmente

Decodificatorul BCD - 7 segmente integrat (74LS47) prezintschema blocdin fig. 3, accept un cod de intrare BCD i produceieirile adecvate pentru selectarea segmentelor unui

digit cu 7 segmente utilizat pentru reprezentareanumerelor zecimale 0, 1, .., 9.

Cele 7 ieiri ( a , b , c , d , e , f , g ) aledecodificatorului, active n stare "jos", selecteazelementele corespunztoare ale display-ului cu 7segmente reprezentat n fig. 4.

Fig. Nr. 3

Fig. nr. 4 - Display-ul cu 7 segmente cu anod comun

Display-ul este format din 7 LED-uri, aezate n spatele fantelor care

reprezint segmentele i conectate electric. Se observ c segmentele activate n

cazul combinaiilor logice de intrare interzise n BCD (ce corespund numerelor

zecimale 10, 11, ..., 15), nu au practic nici o semnificaie.

Tabelul de adevr al DCD BCD-7 segmente 74LS47:INTRRI IEIRI

ZECIMAL

SAU

FUNCIA

L RBI

A3 A2A1A0BI / RBO( b) a b

c

de

fg

0 1 1 0 0 0 0 1 0 0 0 0 0 0 11 1 x 0 0 0 1 1 1 0 0 1 1 1 12 1 x 0 0 1 0 1 0 0 1 0 0 1 03 1 x 0 0 1 1 1 0 0 0 0 1 1 04 1 x 0 1 0 0 1 1 0 0 1 1 0 05 1 x 0 1 0 1 1 0 1 0 0 1 0 06 1 x 0 1 1 0 1 1 1 0 0 0 0 0

7 1 x 0 1 1 1 1 0 0 0 1 1 1 18 1 x 1 0 0 0 1 0 0 0 0 0 0 0

21


22/47

9 1 x 1 0 0 1 1 0 0 0 1 1 0 010 1 x 1 0 1 0 1 1 1 1 0 0 1 011 1 x 1 0 1 1 1 1 1 0 0 1 1 012 1 x 1 1 0 0 1 1 0 1 1 1 0 013 1 x 1 1 0 1 1 0 1 1 0 1 0 014 1 x 1 1 1 0 1 1 1 1 0 0 0 015 1 x 1 1 1 1 1 1 1 1 1 1 1 1

BI(b) x x x x x x 0 1 1 1 1 1 1 1

RBI(b) 1 0 0 0 0 0 0 1 1 1 1 1 1 1

LT(b) 0 x x x x x 1 0 0 0 0 0 0 0

2.4 Multiplexorul (MUX)

Permite transmiterea succesiva datelor de la m surse de date la un

receptor unic. n cazul general,un MUX este prevzut cu:

- m canale de date de intrare de cte bbii ;

- un canal de ieire pe bbii ;

- un cod de selecie a canalului de intrare cu nbii unde n = log2 m ;

- o intrare de validare a funcionrii.n figura nr. 5 se poate observa structura unui multiplexor.

Figura 5. Schema funcionala unui multiplexor i simbolul unui MUX 8:1

22


23/47

Aplicaii ale multiplexoarelor

2.4.1 Transmiterea succesiv a datelor de la m surse de date la un singur

receptor (aplicaia fundamental), se poate observa n figura nr. 6.

CNT este un numrtor binar modulo m. Cnd este activat, intrarea nCLR

determin tergerea numrtorului. Aplicarea unui impuls de tact Clk determin

incrementarea codului de la ieirea CNT. Se selecteaz astfel succesiv cele m = 2n

canale de date, iar informaia prezentla intrare este transferatsuccesiv la receptorul

Rx.

Figura 6. Multiplexor utilizat pentru transmisia succesiva informaiei

2.4.2 Conversia paralel-serie a unui cuvnt binar cu mbii

Se folosete un MUX cu m canale de cte un bit. De exemplu pentru

conversia paralel serie a unui cuvnt binar se poate folosi MUX 74LS151. Cei 8

bii aplicai la intrrile de date, apar succesiv la ieire, bit dup bit. Dup 8

impulsuri de tact la ieire se obine ntregul cuvnt, n form serial, aa cum seobservn figura nr. 7.

23


24/47

Figura nr. 7 - Conversia paralel-serie cu MUX 74LS151

3. Desfurarea lucrrii

Pentru studierea decodificatoarelor integrate BCD - 7 segmente , se va

folosi circuitul integrat 74LS47 .

Se realizeazmontajul din figura nr. 8 i se aplicla intrare variabilele A0,

A1, A2, A3. Se verifictabelul de adevr aferent funcionrii circuitului.

Figura nr. 8 Decodificator BCD 7 segmente

24


25/47

25

Numrtoare clasice i numrtoare de mare capacitate

1. Scopul lucrrii

Scopul acestei lucrri este de a nelege funcionarea numrtoarelor clasice

precum i a celor de mare capacitate.


Numrtoarele sunt circuite logice secveniale care contorizeaz (numr)

impulsurile aplicate la intrarea sa de numrare. Ele se realizeazde regulde 4 bii,

furniznd la ieire, pe cele 4 linii, codul binar corespunztor numrului de

impulsuri aplicat la intrare.

n funcie de modul de numrare, numrtoarele se mpart n:

- numrtoare directe - numrn sens direct (cresctor)

- numrtoare inverse - numrn sens invers (descresctor)

- numrtoare reversibile - numrn ambele sensuri funcie de valoarea

intrrii de sens.

n funcie de modul de funcionare exist:

- numrtoare asincrone - celulele de numrare sunt legate n serie, ele

comutnd succesiv

- numrtoare sincrone - toate celulele comutpe frontul activ al unui

semnal de tact.

Celula de baza unui numrtor este bistabilul tip T, care realizeazo

divizare prin 2 a frecvenei impulsurilor de tact(cnd T=1 logic). Prin

interconectarea a n celule se obine un numrtor de n bii (capacitate maximde

2n). Circuitul poate fi privit ca un circuit logic secvenial cu 2n stri. Codul de la

ieire poate fi: binar (numrtor binar), BCD (numrtor decadic), Gray.

2.1 Numrtor binar asincron

Un astfel de numrtor se realizeazprin interconectarea unor celule de tip

T, legnd ieirea Qk a unui CBB cu intrarea de tact a bistabilului urmtor k +1 CK .


26/47

n figura urmtoare se poate observa arhitectura unui numrtor de 4 bii, precum i

formele de undasociate funcionrii acestuia.

Schema unui astfel de numrtor este reprezentatn figura nr. 1.

Figura nr. 1Funcionarea acestui numrtor decurge astfel: CBB0 basculeazla fiecare

front negativ al tactului aplicat la intrare, CBB1 basculeazla fiecare front negativ

al lui Q0, CBB2 basculeazla fiecare front negativ al lui Q1 i CBB3 basculeazla

fiecare front negativ al lui Q2. Se observcnumrul de impulsuri aplicat la intrare

se poate deduce examinnd ieirile celulelor de numrare, aa cum se observ n

figura nr. 2.

Figura nr. 2

Circuitul prezentat mai sus se poate utiliza n aplicaii care cer contorizarea

impulsurilor (toate aparatele de msurnumerice folosesc numrtoare).

O altaplicaie este de legatde observaia cieirea Q0 are frecvena egal

cu jumtate din frecvena tactului de la intrare, Q1 - 1/4, Q2 - 1/8 i Q3 - 1/16.

Numrtoarele realizeazo divizare a frecvenei de la intrare. n cazul n care se

26


27/47

doresc factori de divizare diferii de 2n, se introduce o reacie, care s readuc

numrtorul n starea iniial(0000) dupnumrul dorit de stri:

- fie K factorul de divizare dorit;

- se transformK n binar: k3k2k1k0;- toate ieirile Qi ale numrtorului, corespunztoare lui i pentru care ki=1

se leagprintr-o poartI-NU la intrarea de Reset. Corespunztor unei ntrzieri

necesare propagrii strilor prin circuite, numrtorul se va iniializa (la ieire vom

avea starea 0 n loc de K=1) i ciclul se va relua.

2.2 Numrtor invers

Dacieirea Qi se leagla intrarea de tact a CBB urmtor, atunci se obine

un numrtor binar asincron invers. Ieirile sale vor fi tot Qi ns succesiunea

strilor este invers, de la 15 ctre 0, aa cum se observn figura nr. 3.

Figura nr. 3Schema electronica unui astfel de numrtor este prezentatn figura nr. 4.

Figura nr. 4

27


28/47

2.3 Numrtor asincron reversibil

Analiznd cele 2 tipuri de numrtoare prezentate mai sus se poate observa

c, dacam utiliza un circuit care scomute, cnd ieirile Qi, cnd ieirile Qi , n

funcie de semnalul de comandde sens, la intrrile de tact ale CBB urmtoare,

atunci am obine un numrtor reversibil. Acest circuit este un simplu multiplexor

cu 2 intrri, conectat ca n figura urmtoare.

Sensul de numrare se schimbn funcie de starea intrrii Sens.

Dac intrarea Sens =0 numrtorul numrdirect. Dacintrarea Sens =1

numrtorul numrinvers.

Schema electronica acestui tip de numrtor este reprezentatn figura nr. 5.

Figura nr. 5

2.3 Numrtor binar sincron tip serie

Celulele binare ale unui astfel de numrtor, comutsimultan sub aciunea

unui impuls comun de tact. Avantajele sale sunt legate de viteza superioar de

lucru i de lipsa codurilor false.

Schema logic a unui astfel de numrtor, mpreun cu tabelul su deadevr este prezentatn figura nr. 6.

28 Figura nr. 6


29/47

Celula CBB de tip J-K basculeaz n starea complementar atunci cnd

J=K=1 logic. Cele 2 pori I realizeazdetecia momentelor de basculare.Fiecare celul trebuie s comute atunci cnd la momentul anterior toate

celulele precedente sunt n starea 1 logic. Astfel:

CBB0 trebuie s basculeze la fiecare impuls aplicat la intrare. n

consecinintrrile sale J i K vor fi cablate la 1 logic.

CBB1 basculeazdin 2 n 2 impulsuri de tact, adicnumai atunci cnd Q0

este 1 logic. n consecinvom lega J1=K1=Q0.

CBB2 basculeazdin 4 n 4 impulsuri de tact, adicnumai atunci cnd Q0

i Q1 sunt 1 logic. n consecinvom lega J1=K1=Q0Q1.

CBB3 basculeazdin 8 n 8 impulsuri de tact, adicnumai atunci cnd Q0,

Q1 i Q2 sunt 1 logic. n consecinvom lega J1=K1=Q0Q1Q2.

Frecvena maximde lucru a unui astfel de numrtor este limitatnumai

de timpul de comutare a celulelor i de timpul de propagare prin porile I (n

cazul de mai sus 2tp).

2.3 Numrtoare de mare capacitate

Existcircuite integrate specializate care realizeazfuncia de numrtoare

integrate de mare capacitate. Astfel de circuite sunt MMC22925, MMC22926,

fabricate de Microelectronica, dar i echivalentele lor de tipul MM74C925. Acestea

sunt numrtoare BCD pe 4 digii cu ieiri multiplexate.

29


30/47

n figura nr. 7 putem observa configuraia unui astfel de numrtor.

Fig. nr.7 - Circuit specializat de numrare de mare capacitate.

Prin utilizarea intern n chip a 4 numrtoare zecimale, numrul afiat

poate ajunge panla 4 digii; valoarea maxima poate fi 9999. Liniile de intrare sunt

doar dou: Clock i Reset. Numrul impulsurilor aprute pe linia de clock va fi

direct afiat. Evident, valoarea maximeste 9999, urmnd ca al 10000-lea impuls

sducla obinerea cifrei afiate 0000.

Un transport spre numrtorul de rang superior utilizeaz semnalul CY

(carry). Este posibil doar n cazul unui circuit prevzut cu o astfel de linie de ieire;

spre exemplu circuitul numrtor CMOS MMC22926. Varianta MMC22925 nu are

ieire CY. Semnalul reset duce la anularea coninutului numrtoarelor interne i

obinerea numrului 0 pe cei 4 digii.

Afiarea multiplexatse refer la alocarea n timp a unui singur digit din

structura afiajului. Se realizeazprintr-un impuls pozitiv de validare a unui digit.

Magistrala pentru comanda ledurilor din afiaj (a.b,c,d,e,f,g) este comuna tuturordigiilor.

Utiliznd o frecven de 50 Hz sau mai mare pentru liniile de selecie

DCBA se valideaz succesiv digiii afiajului. Se va obine o informaie global

asupra afiajului doar pe retina ochiului.

30


31/47

31

3. Mersul lucrrii

3.1 Se realizeaz ntr-un program de simulare n electronic schema

electrica unui numrtor binar asincron. Se observfuncionarea lui i se compar

diagramele de timp simulate cu cele teoretice.


electric a unui numrtor invers. Se observ funcionarea lui i se compar

diagramele de timp simulate cu cele teoretice.


electricdin figura nr. 6, a unui numrtor sincron. Se observfuncionarea lui.

3.4 Se utilizeazmontajul cu circuitul integrat specializat numrtor de

mare capacitate MMC22925. Se observpe acest montaj componentele electronice

utilizate, modul de conectare al lor i se realizeaz o numrare, observndu-se

viteza de numrare.


32/47

Registre de memorare i deplasare

1. Scopul lucrrii

Scopul acestei lucrri este de a nelege funcionarea registrelor de memorare

i deplasare.


Bistabilele pot fi considerate locaii de memorie de 1bit. Dac sunt folosite

mai multe bistabile simultan se poate defini o structurde memorie extinspe care o

numim registru.

Registrul este un circuit logic secvenial care permite memorarea i/sau

deplasarea unor secvene (numere) binare. Dup funcia pe care o realizeaz,

registrele se pot clasifica n:

registre de memorare (cu ncrcare paralel) - latch

registre de deplasare (cu ncrcare serial)

registre combinate (cu ncrcare paraleli serial)

registre universali.

2.1 Registre de memorare (RM)

RM se utilizeazpentru memorarea temporara numerelor binare n sistemele

numerice. Ele se realizeaz cu CBB tip D, comandate de ctre un semnal de tact

comun. Memorarea se face simultan n toate celulele, pe frontul sau pe palierul activ

al tactului.

Schema electrica unui astfel de registru este prezentatn figura nr. 1.

Figura nr. 1

32


33/47

Numrul binar Xb=Xn-1 Xn-2...X1 X0, aflat la momentul tn la intrrile Dk

ale registrului, se memoreaz pe frontul negativ al semnalului de tact n celulele

acestuia, astfel nct la momentul tn+1 acelai numr se va regsi i la ieirea sa. S-a

realizat astfel ncrcarea simultana celor n bii n registru (ncrcare paralel). RM semai numesc registre cu ncrcare paralelsau memorii tampon (latch-uri).

2.2 Registre de deplasare (RD)

RD sunt CLS care la fiecare impuls de tact i deplaseaz coninutul spre

stnga sau spre dreapta cu cte o celul, adic memoreazconinutul unei celule n

celula precedentsau n cea urmtoare. Prima celulva memora valoarea existentlaintrarea serial, iar coninutul ultimei celule se pierde. RD se realizeazcu orice tip de

CBB n configuraie de CBB tip D conectate n cascad. Schemele logice ale unui RD

sunt prezentate n figura nr. 2.

Figura nr. 2La fiecare impuls de tact, RD i mutconinutul cu o celulla dreapta (de la

LSB spre MSB). Similar se poate realiza i RD pentru deplasare la stnga, legnd

intrarea celulei k la ieirea celulei k+1. Sensul de deplasare conteazatunci cnd se

utilizeaz ambele sensuri, pentru c RD stnga dreapta se poate realiza cu RD

dreapta-stnga, inversnd notarea indicilor ieirilor Qk. n practic se realizeaz

registre integrate cu ambele sensuri de deplasare: RD bidirecional sau reversibil.Sensul de deplasare se stabilete prin semnalul Sens.

33


34/47

n multe aplicaii este utilexistena unor registre care saibi intrri i ieiri

paralele, pe lng cele seriale: conversie serie-paralel i paralel-serie. Figura

urmtoare prezintun astfel de registru cu intrri seriali paralele i ieiri seriali

paralele:

Figura nr. 3

Similar cu RC se poate obine i un registru universal, care nglobeaztoate

funciile prezentate mai sus: deplasare stnga-dreapta i dreapta stnga, memorare,

ieiri i intrri seriale i paralele. Pentru aceasta sunt necesare multiplexoare 4:1.

2.3 Deplasare stnga-dreapta ntr-un registru

Bistabilele de tip D sincrone i cascadate pot constitui un registru n care

informaia se introduce serial n primul bistabil D0. Succesiv n urma apariiei

34Figura nr. 4


35/47

impulsurilor de tact V3, informaia se va deplasa spre dreapta putnd fi identificat

corelat cu impulsurile de tact la Q0, Q1, Q2, Q3. O astfel de configuraie de registru

este prezentatn figura nr. 4.

Exemplul prezentat este demonstrativ metodologic, dar nu restrictiv. Unnumr mai mare de bistabile pot alctui un registru. ntr-o manier similar exist

registre integrate monolitice pe 4 sau 8bii. Registrele de 16bii, 32bii sau 64bii

existente n structurile de procesare sunt relativ similare fiind doar extinse i mai

flexibile n operaiile cu logic programat. Exponentul aplicativ de registru, cu

flexibilitate maxim, este dat de Acumulator.

Figura nr. 5 - Formele de undaferente deplasrii

2.4 Deplasare dreapta-stnga ntr-un registru

Figura nr. 6 Registru de deplasare dreapta-stnga

35


36/47

ntr-un mod similar dar prin cablare de cascadare de la bistabilul D3 spre D0

sunt realizate premizele deplasrii informaiei prin Q3, Q2, Q1, Q0. Pstrnd aceeai

poziionare a ieirilor n analizorul de semnal se pot urmrii deplasrile informaiei (1

sau 0).

Figura nr. 7 - Formele de undaferente deplasrii

3. Mersul lucrrii

3.1 Se realizeaz schema electric a unui registru de deplasare stnga-dreapta, din figura nr. 4, n programul de simulare n electronicMultisim (National

Instruments). Se observmodul de funcionare i formele de undrezultate n urmasimulrii.

3.2 Se realizeaz schema electric a unui registru de deplasare dreapta-stnga, din figura nr. 6, n programul de simulare n electronicMultisim (National

Instruments). Se observmodul de funcionare i formele de undrezultate n urma

simulrii.

36


37/47

Memorii electronice

1. Scopul lucrrii

Scopul acestei lucrri este de a nelege funcionarea diferitelor tipuri de

memorii existente.


Circuitele integrate de memorare sunt realizate cu dispozitive electronice fiind

utilizate pentru memorare temporal, semi-permanentsau permanenta datelor.

2.1 Memoria RAM (Random Access Memory)

Circuitele integrate numerice specializate pentru memorare RAM au o

configurare matricial. Magistrala de adrese are liniile A0 An-1 existnd

flexibilitatea productorului n a definii numrul de linii i de coloane din matricea de

memorie. Rezult(m-1) linii i (n-m+1) coloane, aa cum se poate observa n figura

nr. 1.

Figura nr. 1- Structura matriciala memoriei

Se obin 2n posibilitati de identificare univoca a celulelor de memorie dintr-o

matrice. Pentru accesarea liniilor i coloanelor ntr-o identificare matriceal se

folosesc decodificatoare binar zecimale.

37


38/47

Un circuit electronic de control asigur scrierea sau citirea n locaia de

memorie selectat. Se realizeaz magistrala de control format din linia de WR /

(Read/Write - un singur pin cu o singura linie poate definii 2 actiuni) i din linia CS

(Chip Select). La un moment dat nu poate fi dect o modalitate unidirec ional n

stocarea datelor; citire sau scriere. Mai mult aceste operaii sunt viabile numai dup

validarea circuitului prin linia CS, urmate de alocarea corespunztoare a unei

configuraii binare pe magistrala de adrese.

Daca exist o singur matrice de memorare, atunci poate fi transferat spre

exterior un singur bit de informaie pe o singur linie de date; de la o adres fixat

anterior.Memoria se poate construi prin k arii matriceale de memorie electronic.

Aceste arii de memorii se pot adresa toate n acelai timp. Liniile de adresare A0

An-1 sunt dispuse n paralel. Se pot vehicula k linii de date prin circuitele de

interfa. Magistrala de date va fi formata din k linii (k = 1; 2; 4; 8; 16; 32; 64; .)

i nu trebuie confundat cu magistrala de adrese format din alte n-1 linii.

Magistrala de adrse este formatdin linii unidirecionale de intrare, iar magistrala dedate este formatdin linii bidirecionale de intrare/ieire.

Geometria amplasarii memoriilor RAM poate fi modificat prin extinderea

magistralei de date sau prin extinderea memoriei adresate.

Sunt utilizate dou circuite integrate identice de memorie la care se conecteaz n

comun magistrala de adrese cu liniile A0 A13.

Printr-o adresare univoc vor fi disponibile datele pentru ambele circuite;

dintr-o magistral de date nsumat. Circuitele de memorie nu fac altceva decat s

foloseascsimultan datele n transfer cu exteriorul.

Selectarea circuitului, scrierea sau citirea, va fi facutn comun prin cablarea

identica liniilor respective din magistrala de control.

n final capacitatea de memorare se dubleaz deoarece va exista un numar

dublu de celule de memorie disponibile pentru stocare.

38


39/47

39

Extinderea capacitii de memorare la o magistralde date comun se poate

realiza extensiv prin plasarea mai multor integrate de memorii identice.

Liniile (pinii) magistralei de adres proprii integratului de memorie sunt n

concordan direct cu dimensiunea proprie i capacitatea proprie de memorare. Deexemplu un integrat de memorie are 14 pini pentru magistrala de adrese (A0 ,.,

A13). Plasandu-se mai multe circuite integrate de memorie, aceast magistral de

adrese va fi comun pentru toate integratele. Dac magistrala de control nu ar

prevedea o altlogicla adresarea univocspre magistrala de adrese, toate circuitele

vor memora date identice nu acesta este scopul. Extinderea memoriei trebuie sse

realizeze cu adresri succesive, evolutive pentru o capacitate de memorie ct maimare.

Un prim exemplu de astfel de succedare implic folosirea unei a 14-a linii

suplimentare n magistrala de adrese. Aceast linie A14 se va lega direct la primul

integrat de memorie pentru a se crea o numaratoare ce pleaca de la adresa 0.

Printr-un inversor plasat pe linia A14 se va selecta al doilea integrat. Linia A14 va fi

0 pentru adresarile inferioare de panla 16 KB. Schimbnd starea liniei A14 n 1,

primul circuit de memorie devine inactiv n favoarea selectrii circuitului 2. Se pot

accesa urmatorii 16 KB de memorie.

Tipurile de integrate digitale ce conin memorii de diverse tehnologii sunt:

- ROM Read only Memory Memorie ce poate fi doar citit. Este

utilizatpentru pstrarea programelor BIOS;

- RAM - Random Acces Memory este memoria cu acces aleator fiind

utilizatn memoria principala sistemului;

- Flash memory Memorie reinscriptibil electric. Permite renscrierea de

100000-1000000000 de ori, dar numai la nivelul blocurilor de 64 KB. Este utilizatla

programele BIOS, blocuri de memorie nevolatilsau n calculatoarele portabile;

- EEPROM Electronically Erasable Programable Read only Memory este

tot memorie reinscriptibil electric la nivel de octet. Adesea este numit i Flash

Memory;


40/47

40

- Memoria CMOS (Complementary Metal - Oxide Semiconductor) este

utilizat pentru nscrierea unor parametri de configurare a sistemului. Consumul

extrem de redus justific utilizarea unei baterii ce este suficient mai muli ani.

Parametrii cei mai uzuali reinui n memoria CMOS sunt cei responsabili dereprezentarea exacta datei i a orei exacte. Depanarea cea mai simpldar i foarte

importantn cazul memoriei CMOS se reduce la schimbarea bateriei

Tipuri de memorii utilizate n modulele electronice:

- EDO RAM Extended Data Out RAM;

- SRAM Static RAM (memorie staticcu acces aleator);- EDO SRAM Extended Data Out SRAM;

- VRAM Video RAM (memorie cu acces aleator destinat sistemului

video);

- EDO VRAM - Extended Data Out VRAM

- FPM Fast Page Mode;

- DRAM Dynamic RAM (memorie dinamiccu acces aleator);

- RDRAM Ramburs DRAM;

- SDRAM Synchronous DRAM (memorie sincron dinamic cu acces

aleator);

- SVRAM Synchronous VRAM (memorie sincron dinamic cu acces

aleator destinatsistemului video);

- 3DRAM memorie video pentru procese tridimensionale 3D; produs de

Matsuhita.

- EDRAM Euhauced Dynamic Random acces Memory este un DRAM la

care s-au mbuntit performanele prin utilizarea unei mici memorii rapide imediate

SRAM n fiecare modul DRAM. Se mai utilizeazi sub denumirea: cached DRAM

i DCRAM.

- Memoriile RDRAM (Ramburs Dynamic Random Acces Memory) sunt

conectate la magistrale standardizate de 16 bii, 32 bii sau 64 bii la care se pot


41/47

41

conecta i alte dispozitive electronice cum ar fi : microprocesoare, procesoare de

semnal DSP (Digital Signal Processor). Transferul date pe magistralse realizeazcu

frecvena maximsituatntre 800MHz i 1GHz.

- Memoria DDR-SDRAM (Double Data Rate) este o memorie rapid, folositn calculatoarele moderne, avnd o arhitecturfull-duplex; transfer sincronizat att pe

frontul cresctor ct i pe frontul descresctor al semnalului de tact.

- DDR2 SDRAM (Double Date Rate Synchronous Dynamic Random Access

Memory). Transferul datelor se realizeaz sincron cu un semnal de tact. Viteza de

transfer este dublfade DDR SDRAM deoarece sincronizarea transferului se face

att pe frontul cresctor al semnalului de tact ct i fa de frontul descresctor alacestui semnal.

- DDR3 SDRAM (Double Date Rate Synchronous Dynamic Random Access

Memory) are capabilitatea de a transfera 8 Byts ntr-un ciclu pe un singur front

(cresctor sau descresctor) al semnalului de tact. Capacitatea de stocare este mult mai

mare fa de DDR2. Sunt uzuale memorii DDR3 ntre 512MB i 8GB. Exist

posibilitatea de validare i adresare fizica memoriei pnla capacitatea de 16GB.

2.2 Memorii de tip FIFO (First In First Out)

O astfel de memorie este caracterizatprin faptul cprimul cuvnt nscris, va

fi primul cuvnt ce va aprea la ieire la o operaie de citire. Pentru a realiza o astfel

de memorie, sunt necesare RD. ntru-ct aplicaiile cele mai utilizate folosesc cuvinte

de 8 bii, vom prezenta o memorie de 8 bii. Capacitatea unei astfel de memorii estedat de lungimea RD (de numrul celulelor RD). Se utilizeaz pentru memorarea

temporara datelor ce intrntr-un sistem (circuit tampon). Duprecepionarea unui

bloc de date (memoria este plin), se transfer coninutul n sistem. Astfel nu se

ntrerupe funcionarea (bucla principalde program) la recepionarea fiecrui cuvnt,

nlturndu-se timpii pierdui pentru tratarea operaiilor de ntrerupere. De exemplu

conectarea unui convertor A/D la un sistem cu microprocesor se face prin intermediulunei astfel de memorii.


42/47

Structura unei astfel de memorii este prezentatn figura nr. 2.

Figura nr. 2

2.3 Memorii de tip LIFO (Last In First Out)

Aceasta este o memorie de tip stiv: ultimul cuvnt nscris va fi primul

cuvnt citit. Realizarea unei memorii LIFO se face cu registre universale, ca n figura

urmtoare. Lungimea cuvntului ce poate fi memorat fixeaznumrul de RU necesare,

iar capacitatea maxim a memoriei stabilete lungimea fiecrui RU. Tabelele

urmtoare ilustreazfuncionarea memoriei LIFO de 4 cuvinte. Pe intrrile SIS-D se

aplic cuvntul de memorat. Modul de funcionare al RU este selectat de deplasare

stnga-dreapta prin A0=A1=0. Fiecare impuls de tact va nscrie cuvntul aflat la D0-7

n registre. La tactul urmtor, primul cuvnt se deplaseazn celulele urmtoare, iar

noul cuvnt aflat pe intrri se memoreazn primele celule din fiecare RU, .a.m.d.Cnd se dorete citirea din memorie, se stabilete A0=1 i A1=0, fiecare tact realiznd

citirea informaiei existente n primele celule, i deplasarea coninutului din registre

spre stnga.

Acest tip de memorie se utilizeaz la memorarea adreselor, de la care se

abandoneaz programul, pentru executarea unor subrutine de tratare a cererilor de

ntrerupere, pentru ca programul s tie unde s revin. In cazul n care a aprut ocerere de ntrerupere, sistemul a salvat adresa instruciunii la care ajunsese programul

42


43/47

x7x6...x1x0, dup care ncepe execuia subprogramului de tratare a ntreruperii. n

acest timp survine o altntrerupere, care determinsuspendarea activitii i saltul la

altadres. Se salveaz n memorie adresa curent y7y6...y1y0 i se executo alt

subrutin. i aceasta este ntreruptla rndul ei. Se salveazn memoria LIFO nouaadrescurentz7z6...z1z0 i se sare la adresa subrutinei de ntrerupere asociate noii

ntreruperi. Terminare tratrii acestei ntreruperi, duce la revenirea n program, la

adresa z7z6...z1z0 i execuia pnla capt a subrutinei abandonate. La terminarea ei

se va relua subrutina anterioar de la adresa y7y6...y1y0, i n final se va reveni n

bucla principalde program, la adresa x7x6...x1x0.

Figura nr. 3

3. Mersul lucrrii

3.1 Se realizeaz un registru de deplasare cu CBB de tip D cu 8 celule. Se

utilizeazacesta pentru a realiza o memorie FIFO de 8 locaii de 8 bii. Se aplicla

intrare cuvinte de 8 bii i se urmrete deplasarea acestora prin memorie de la un

capt la altul.

3.2 Similar se realizeaz o memorie de tipul LIFO de 8 bii. Se urmrete

deplasarea informaiei prin memorie.

43


44/47

Circuite numerice specializate ceas electronic

1. Scopul lucrrii

Scopul acestei lucrri este de a testa o aplicaie practicce cuprinde informaii

din mai multe lucrri de laborator: numrare, decodificare 7 segmente, afiare

multiplexat, etc.


Circuitul integrat in tehnologie CMOS,MMC351a fost folosit pentru

realizarea unor ceasuri pentru autoturisme romaneti (Oltcit, Dacia).

Pana in anii '90, in revista Tehnium, si apoi in RET, s-au prezentat multe

scheme de ceasuri care foloseau acest integrat, diferind parte de decodificare pentru

afiaje (CDB447/SN7447, MMC4511/CD4511sau MMC4543/CD4543), apoi au fost

adaptate si montaje care sa permitalarmarea/avertizarea la o anumita or.

Din datele de catalog ale productorului Microelectronica Bucureti aflm c

semnificaia pinilor i schema bloc este cea din figura nr. 1.

Figura nr. 1- Schema bloc a circuitului integrat MMC351

Oscilatorul folosete un cristal de cuarde 32768 Hz pentru a exista precizie n

funcionare. Aceastfrecveneste divizat, astfel nct se folosete 1Khz la afiarea

multiplexata celor patru cifre, i 1 Hz pentru a numra secundele.

Schema minim de funcionare a lui MMC351, conform datelor de catalog

este cea din figura nr. 2.

44
http://www.ortodoxism.ro/datasheets/microelectronica/mmc351.pdfhttp://www.alldatasheet.com/datasheet-pdf/pdf/TI/SN7447.htmlhttp://www.ortodoxism.ro/datasheets/microelectronica/mmc4511.pdfhttp://www.ortodoxism.ro/datasheets/microelectronica/mmc4543.pdfhttp://www.ortodoxism.ro/datasheets/microelectronica/mmc4543.pdfhttp://www.ortodoxism.ro/datasheets/microelectronica/mmc4511.pdfhttp://www.alldatasheet.com/datasheet-pdf/pdf/TI/SN7447.htmlhttp://www.ortodoxism.ro/datasheets/microelectronica/mmc351.pdf


45/47

Figura nr. 2 - Schema minimde funcionare a C.I. MMC351

Se pot folosi pentru afiare module cu catod comun sau cu anod comun, iar n

funcie de acestea se folosesc diverse circuite integrate de decodificare BCD 7

segmente, cum este MMC4511 sau CD4543 i drivere realizate cu tranzistoare pentru

demultiplexare.

45

Figura nr. 3 Afiarea cu catod comun stnga i anod comun - dreapta


46/47

Alimentarea circuitului integrat de ceas se poate face n plaja 3-18V.

Consumul este redus, de numai 3mA, nsafiajul cu leduri consummult mai mult

(de ordinul zecilor de mA).

Schema tipic de utilizare a circuitului integrat de ceas MMC351 este

prezentatn figura nr. 4.

Figura nr. 4 Schema tipicde utilizare a circuitului MMC351

3. Mersul lucrrii

Se testeaz funcionarea schemei electronice realizate pe baza circuitului

integrat de ceas MMC351. Se studiazmodul de interconectare a componentelor.

46


47/47

- 47 -

Bibliografie

1. Ovidiu Neamu, Laviniu epelea, Circuite Integrate Numerice, Editura

Universitii din Oradea, 2008, ISBN 978-973-759-655-0

2. Tony R. Kuphaldt, Lessons In Electric Circuits, Volume IV . Digital,

Fourth Edition, 2007.

3. T. Muresan, Circuite integrate numerice aplicatii, Editura de Vest,

Timisoara, 1996

4. I.Sztojanov, De la poarta TTL la Microprocesor, Ed. Tehnic, Bucureti,

1987

5.Low-voltage logic, Data book, Texas Instruments, 2008.

circuite integrate numerice - indrumator

Documents

circuite integrate ttl

tranzistorul q3 va conduce

numrtoare clasice i