بسمه تعالی

1387: تیرماه تاريخ عنوان پروژه: پیاده سازی سخت افزاری کد تصحیحخطا و ماژول تحلیل عملکرد سیستم

چکیده:

در سیس��تم ه��ای مخ��ابراتFFTاز آنجایی که ام��روزه الگ��وریتم دیجیتال بسیار پرکاربرد است دانستن تاثیر طول محدود رجیستر در محاسبات بسیار حائز اهمیت اس�ت. اگرچ�ه تحلی�ل دقی��ق آن بسیار مشکل است ولی اکثرا انجام ساده سازی هایی م��ا را ب��ه جواب معقول می رساند. در اینجا خطای قطع با نویز خطی ج��ع شونده م��دل ش��ده و فرض��یاتی ب��رای تحلی��ل س��اده ت��ر در نظ��ر

گرفته شده است.

ب��رای تش��خیص و تص��حیح خط��ا در ی��ک پ��روژهBCHس��پس ک��د مخابراتی )سیستم مخ��ابراتی زم��ان گس��ترده( ب��ه زب��ان برنام��ه

2 نوشته شده ک��ه ق��ابلیت تص��حیح verilogنویسی سخت افزار بیتی را دارد. 48خطا در یک بلوک

برای تشخیص میزان خطای عملکرد سیستم نیز نی��از ب��ه م��اژول ای شبه تصادفی با دوره تناوب  خطا می باشد که دنبالهمحاسبه

قابل قبول ) به این منظور که سیستم تحت شرایط خ��اص چ��ک نش��ود( را تولی��د و ارس��ال می نمای��د و م��یزان خط��ا در دنبال��ه دریافت شده به طول مشخص و تعداد بیت های گم ش��ده را ب��ه

صورت لگاریتمی بر روی اسیلوسکوپ نمایش می دهد.

:نامپگاه

:نام خانوادگیتوتونچی افشار

:شماره دانشجويی83101591

:مقطعکارشناسی

:گرايشمخابرات

:استاد پروژهدکتر جواد صالحی

:استاد همکار:استاد مشاور

:دانشجوی دومنویز: کلمات کليدی

قطع، دنباله شبه نویز، کد بلوکی خطی، کد

دورانی

:دانشجوی گرامی - پايان نامه شما بايد مطابق با فرمت جديد تهيه شده باشد. اطالع��ات مرب��وط ب��ه اين1

http://ee.sharif.edu/~eeprojectsف��رمت را اس��تاد پ��روژه خ��ود بگيري��د و ي��ا ب��ه س��ايتمراجعه کنيد.

- برای اضافه شدن اطالعات مربوط به پايان نامه شما به پايگاه داده پايان نام��ه ه��ای2 مرب��وط ب��هWORDدانشکده برق ) که در سايت باال قابل دسترسی است( لطف��اً فاي��ل

چکيده را نيز تهيه کرده و همراه پايان نام��ه تحوي��ل دهي��د. اين فاي��ل ک��ه ن��ام آن ش��ماره فارس..ی و اطالعات موجود در جدول فوق به تمامدانشجويی شما ميباشد بايد حاوی

باشد.انگليسی

Thesis Title: Hardware implementing of Error-correcting code and Performance Analyzer Module

Date: Jul 2008

Student Name:Pegah Tootoonchi Afshar

Abstract:

Since the Fast Fourier Transform algorithm is widely

Student Number:83101591

Program of Study:B.Sc.

Field of Study:Communication

Thesis Advisor:Dr. J. Salehi

Thesis Co-Advisor

Thesis Consultant:

Second Student:

Keywords:

Round-off noise, Pseudo-noise sequence, Linear block code, Cyclic code

used in digital communication, it is important to

understand the effects of finite register length in the

computation. As a precise analysis of the effects is

difficult, a simplified analysis is often sufficient for

the desired purpose. Here we analyze arithmetic

round-off noise by means of a linear-noise model

obtained by inserting an additive noise source at each

point in the computation algorithm where round-off

occurs, also make a number of assumptions to

simplify the analysis.

Then there is a hardware implementation of BCH

code for error detection and correction in a

communication project (Spread-Time CDMA),

which is capable of correcting 2 errors in a 48-bit

information block.

For analyzing the performance of the communication

system, an Error-analyzer module is needed. The

module sends a pseudo-noise sequence with a

suitable period and monitors the number of errors or

lost bits in a definite number of bits.