ระบบคอมพวเตอรและสถาปตยกรรม

บทท 4 หนวยประมวลผลกลาง

ซพยหรอหนวยประมวลผลกลาง อาจจะเปนโปรเชสเซอรเพยงซพยเดยวหรออาจเปนโปรเชสเซอรตอรวมกบชนสวนไอซอน ๆ กได ในบทนจะไดอธบายถงโครงสรางตลอดจนกลไกภายในของซพย เพอเปนพนฐานทจะน าไปใชในการศกษาสถาปตยกรรมของซพยในระดบสงตอไป เนอหาจะเรมตนดวย สวนประกอบพนฐานของซพย การประมวลผลของคอมพวเตอร ปจจยทมผลตอความเรวในการประมวลผล สถาปตยกรรมของระบบไมโครโพรเซสเซอร เทคโนโลยของหนวยประมวลผลกลาง การจดการของโพรเซสเซอร และสดทายจะอธบายการจดการของรจสเตอร เพอเสรมความเขาใจการท างานภายในของซพยใหมากขน

ค าวาการประมวลผล (Process) หมายถง ขนตอนการท างานทเปลยนจากขอมลดบไปเปนสารสนเทศทน าไปใชประโยชน ซงขนตอนการท างานนคอมพวเตอรจะตองใชสวนประกอบของคอมพวเตอร 2 สวน คอ หนวยประมวลผลและหนวยความจ า

หนวยประมวลผล เหมอนกบเปนสมองของคอมพวเตอร เปนสวนทรวบรวมค าสงซงไดมาจากผใชหรอโปรแกรมคอมพวเตอร ในเครองคอมพวเตอรสวนบคคลหนวยประมวลผลจะประกอบไปดวยหนวยประมวลผลขนาดเลก (Microprocessor) 1 ตว หรอมากกวาขนไป ซงหนวยประมวลผลขนาดเลกอาจจะท าดวยซลกอนขนาดเลกหรอวตถชนดอน และมวงจรอเลกทรอนกสเลก ๆ มากมายอกดวย หนวยประมวลผลขนาดเลกจะถกเสยบเขากบแผงวงจร (Circuit board) ซงแผงวงจรคอแผนสเหลยมแขงทบรรจไปดวยวงจรทเชอมตอระหวางหนวยประมวลผลกบสวนประกอบอน ๆ แผงวงจรทหนวยประมวลผลขนาดเลกเชอมตอนเรยกวา มารเทอรบอรด (Motherboard) หรอ เมนบอรด (Mainboard)

ในเครองคอมพวเตอรทมประสทธภาพนน หนวยประมวลผลประกอบดวยชปจ านวนมากบนแผงวงจร เมอพดถงซพย (CPU : Central Processing Unit) จะหมายถงหนวยประมวลผลของเครองคอมพวเตอร อาจจะประกอบไปดวยชปเพยงตวเดยว หรอแผงวงจรหลาย ๆ แผงกได ซงซพยนเปนสวนทส าคญ และใชเนอทเพยงนดเดยวในเครองคอมพวเตอร

4.1 สวนประกอบพนฐาน

ซพย (CPU) เปนเหมอนสมองของเครองคอมพวเตอรเปนทซงขอมลจะถกท าการประมวลผล ในไมโครคอมพวเตอร (Microcomputer) ตวซพยจะบรรจชปขนาดเลก ๆ ไวซงเรยกวาไมโครโปรเซสเซอร

ห น า | 70

ระบบคอมพวเตอรและสถาปตยกรรม

(Microprocessor) ซงชปเหลานจะถกบรรจอยในชนคลายพลาสตกขนาดเลกและมการลากสายไฟเชอมตอเขาดวยกน ทก ๆ ซพยจะมสวนประกอบพนฐานอยสองสวนเสมอ คอ สวนควบคม (Control Unit) และสวนค านวณและเปรยบเทยบ (Arithmetic Logic Unit)

หนวยควบคม (Control Unit) ท าหนาทควบคมการท างานของเครองคอมพวเตอรทงระบบ เชนควบคมการท างานของหนวยความจ าหลก หนวยรบขอมล หนวยค านวณและตรรกะ หนวยแสดงผล และทเกบขอมลตาง ๆ ดงนนการท างานของหนวยนจงเปรยบเสมอนศนยกลางระบบประสาททท าหนาทควบคมการท างานของสวนประกอบตาง ๆ ของเครองคอมพวเตอร โดยทหนวยควบคมและซพยจะรบรค าสงตาง ๆ ในรปของค าสงภาษาเครองเทานน ถาผใชเขยนโปรแกรมโดยใชภาษาระดบสง (High Level Language) กอนทจะสงใหคอมพวเตอรท างาจะตองมการแปลงเปนภาษาระดบต า (Low Level Language) เสยกอน

หนวยค านวณและตรรกะ (Arithmetic and Logic Unit) หรอเรยกสน ๆ วา เอแอลย (ALU) ท าหนาทประมวลผลการค านวณทางคณตศาสตร ตลอดจนการเปรยบเทยบทางตรรกะทงหมด

เราไดทราบมาแลววาหนาทของซพยคอการประมวลผลค าสงตาง ๆ แตไมสามารถเกบโปรแกรมใหญ ๆ ได ถงแมวาซพยจะมรจสเตอรส าหรบเกบขอมลได แตกยงมปญหาวาขอมลทรจสเตอรจะสามารถเกบไดนนมขนาดเพยงไมกไบตเทานน ดงนนจงจ าเปนจะตองมเนอทมากเพยงพอทจะเกบขอมลจ านวนมากทจะใชในการประมวลผล เนอททกลาวถงกคอเมมโมร (Memory) หรอหนวยความจ า โดยลกษณะภายนอกของเมมโมรจะประกอบไปดวยชป (Chip) บนมาเทอรบอรด (Mother Board) หรออาจจะเปนแผงวงจรเลก ๆ ตดอยกบมาเทอรบอรด ซงจะท าใหซพยสามารถเกบและดงขอมลจากเมมโมรมาไดอยางรวดเรว

4.2 การประมวลผลของคอมพวเตอร

การประมวลผลของไมโครโพรเซสเซอรอยในตวประมวลผลกลางหรอซพย ซงแบงเปนสองสวนคอคอนโทรลยนต (Control Unit) และอรทเมตกลอจกยนต (Arithmetic Logic Unit) ภายในซพย ค าสงจากโปรแกรมตาง ๆ จะถกแปลเปลยนใหตรงกบค าสงในอนสตกชนเซต (Instruction Set) และกลายมาเปนไมโครโคด (Micro Code) ซพยในตระกลเดยวกนจะถกสรางใหเปนแบบรองรบรนกอนหนานหรอแบกเวรดคอมแพทบลต (Backward Compatibility) ในสวนของอนสตกชนเซต (Instruction Set) ดงนนซพยใหม ๆ จะสามารถท างานกบโปรแกรมเดยวกนทท างานในซพยเกา การจดการเกยวกบขอมลจะด าเนนการในเอแอลย (ALU) ซงมรจสเตอรทใชในการพกขอมล หนวยความจ าแบบรอมเปนหนวยความจ าแบบถาวร ซงเกบขอมลทเปนค าสงในหนาทตาง ๆ ไวและมกถกใชในขณะท เปดเครองครงแรก หนวยความจ าแบบแรมเปนหนวยความจ าแบบชวคราว โปรแกรมและขอมลสามารถทจะเขยนและลบขอมลในแรมไดทกเมอ ซพยจะเขาถงต าแหนงตาง ๆ ในหนวยความไดโดยการใชตวเลขทเรยกวาเมมโมรแอดเดรส

ซพยจะท างานตามค าสงทผใชปอนเขาไป ซงค าสงดงกลาวจะถกเกบในหนวยความจ าหลก ดงนนซพยจะตองท างานดงตอไปน (สตอลลงค วลเลยม, 2546, หนา 463)

ห น า | 71

ระบบคอมพวเตอรและสถาปตยกรรม

1) ดงค าสงเขามา (Fetch Instruction) คอการทซพยอานค าสงมาจากหนวยความจ าหลกเขามาเกบไวภายในตวซพย

2) แปลความหมายของค าสง (Interpret Instruction) ค าสงจะถกแปลความหมาย เพอจะไดทราบวาค าสงนนตองการใหท างานอยางใด

3) ดงขอมล (Fetch Data) การประมวลผลค าสงเครองหนงค าสงอาจจ าเปนตองอานขอมลจากหนวยความจ าหลกหรออปกรณไอโอเขามาดวย

4) ประมวลผลขอมล (Process Data) การประมวลผลค าส งอาจเกยวของกบการท างานทางคณตศาสตรหรอตรรกะ

5) การบนทกขอมล (Write Data) ผลการประมวลผลขอมลอาจตองการใหบนทกผลลพธทไดไวในหนวยความจ าหลกหรออปกรณไอโอ

จากการท างานดงกลาว ซพยจะมการตดตอกบอปกรณภายนอกรอบ ๆ ตว โดยจะตดตอผานระบบบส ซงไดแก บสต าแหนง บสขอมล และบสควบคม ในการประมวลผลค าสงแตละครงจะตองดงค าสงเขามาเกบในตวซพย หรออาจตองดงขอมลเขามา ซพยอาจตองจ าต าแหนงทอยของค าสงหรอขอมลปจจบน ดงนนซพยจะตองจดเกบค าสงขอมลและต าแหนงไวชวคราวขณะทค าสงนนก าลงไดรบการประมวลผล นนคอ ซพยมความจ าเปนทจะตองมหนวยความจ าไวภายในตวซพย ซงเราเรยกหนวยความจ านวา รจสเตอร

ส าหรบการประมวลผลขอมลกจะมหนวยประมวลผล ซงเรยกวา หนวยค านวณและเปรยบเทยบหรอ เอแอลย (ALU : Arithmetic and Logic Unit) ท าหนาทค านวณทางคณตศาสตรและตรรกะ ในขณะซพยมการท างานตาง ๆ ดงกลาว กจะมหนวยควบคมท าหนาทควบคมการเคลอนยายขอมลและค าสงเขาและออกจากซพย และควบคมการท างานของหนวยเอแอลย ดงไดแสดงโครงสรางพนฐานของซพยในภาพท 4.1 ภาพท 4.1 การจดองคประกอบพนฐานภายในซพย

คลอก

แหลงจายไฟ

ALU หนวยค านวณและ

เปรยบเทยบ

ควบคม รจสเตอร

ซพย

บสต าแหนง

บสขอมล

บสควบคม

ห น า | 72

ระบบคอมพวเตอรและสถาปตยกรรม

จากภาพท 4.1 แสดงใหเหนสวนประกอบทมรายละเอยดเพมขนเลกนอยของซพย แสดงใหเหนเสนทางการสงผานขอมล และการควบคมทางตรรกะ รวมทงสวนทเรยกวาบสภายในซพย ซงมไวในการถายเทขอมลระหวางรจสเตอรตาง ๆ และหนวยเอแอลย จะสงเกตเหนความคลายคลงกนระหวางโครงสรางภายในเครองคอมพวเตอรและโครงสรางภายในตวซพย ในทงสองกรณ ประกอบดวยสวนประกอบขนาดเลกตาง ๆ (ส าหรบคอมพวเตอร เชน ซพย อปกรณไอโอ และหนวยความจ า ส าหรบซพย เชน หนวยควบคม หนวยเอแอลย และรจสเตอร) ทเชอมตอกนดวยบส

ภาพท 4.2 แสดงโครงสรางภายในซพย โดยทวไประบบการประมวลผลของซพยจะมความซบซอนมากหรอนอยขนอยกบความสามารถ เชน

ความเรวในการประมวลผล ขนาดหรอจ านวนบตของสายสญญาณขอมล และขนาดของหนวยความจ า ตวอยางตอไปนเปนการจ าลองวธการประมวลผลของการบวกเลขสองจ านวน (4+5) ซงเปนหลกการ

พนฐานของระบบการท างานภายในของซพยทว ๆ ไป ขนตอนการท างานจะเรมจากการปอนขอมลจากสวนรบขอมลอนพต และวธการน าขอมลไปประมวลผล

ภายในซพย พรอมทงผลลพธในแตละขนตอนของค าสงทกระท าดงตอไปน 1) ขนตอนการรบคา “4”

เมอปอนคา 4 จากแปนพมพ สวนการอานและตรวจสอบขอมล (pre-fetch) จะตดตอไปยงหนวยความจ าหลกเพออานขอมลนนเขามาในซพยผานทางสวนควบคมเสนทางขอมล จากนนจะน าไปเกบทหนวยความจ าทใชเกบค าสง และก าหนดใหมคารหสเปน 4=X เนองจากเปนการเรมตนท างานใหมซพยจงไมสนใจหนวยความจ าแคช

แฟลกสถานะ

ตวเลอนขอมล

ตวท าคอมพลเมนต

ALU

บสภา

ยในซ

พย

วงจรค านวณ

คณตศาสตรและลอจก

รจสเตอร

ควบคม

ห น า | 73

ระบบคอมพวเตอรและสถาปตยกรรม

ภาพท 4.3 ขนตอนการรบคา “4” จากแปนพมพ

ในการประมวลผล ขอมลจะถกสงมายงสวนการอานและตรวจสอบขอมล (pre-fetch) จากนนจะสงผานไปใหสวนถอดรหส (decoder) ซงค าสง 4=X จะถกแปล (translated) หรอท าการเขารหสขอมลตวอกษรใหเปนรหสเลขฐานสอง (1011010) ทมความหมาย 4=X จากนนน าไปเกบไวทหนวยความจ าแคชทต าแหนง 4=X เพอรอค าสงในการประมวลผล

ภาพท 4.4 ขนตอนการรบคา “4” จากแปนพมพ แลวท าการเขารหสขอมลตวอกษร

ห น า | 74

ระบบคอมพวเตอรและสถาปตยกรรม

2) ขนตอนการรบคา “5” เมอกดแปนพมพเลข 5 สวนของการอานและตรวจสอบขอมล (pre-fetch) จะสงสญญาณสอบถาม

ไปยงหนวยความจ าทใชเกบค าสงและหนวยความจ าหลก ถาขอมลทปอนเขามาเปนขอมลทแตกตางจากทมในหนวยความจ าทใชเกบค าสงจะถอวาเปนขอมลค าสงใหม ซพยกจะอานขอมลจากหนวยความจ าหลกโดยผานทางสวนควบคมเสนทางขอมลไปเกบไวในสวนของหนวยความจ าทใชเกบค าสง และก าหนดใหมคารหสเปน 5=Y

ภาพท 4.5 ขนตอนการรบคา “5” จากแปนพมพ ขนตอนในการอานและตรวจสอบขอมลจะก าหนดใหสวนของหนวยความจ าทใชเกบขอมล คดลอก

รหส “5=Y” และหนวยความจ าแคชจะเกบคาขอมลคอ 5 ทต าแหนง Y เอาไว จะเหนไดวาทสวนควบคม (Control unit) จะมคารหสเลขฐานสองทเหมอนกนกบครงทแลว เพราะมวธการเหมอนกน จะตางกนเฉพาะคาขอมล ภาพท 4.6 ขนตอนการรบคา “5” จากแปนพมพ แลวท าการเขารหสขอมลตวอกษร

ห น า | 75

ระบบคอมพวเตอรและสถาปตยกรรม

3) ขนตอนการรบคาเครองหมายบวก “+” เมอปอนเครองหมายบวก “+” สวนรบขอมลแรกจะท าการตรวจสอบ หรอคนหาขอมลทปอนเขามา

ทหนวยความจ าทใชเกบค าสงและหนวยความจ าหลก ถาเปนขอมลทเปนค าสงใหมจะอานจากหนวยความจ าหลก แลวน าไปเกบไวทหนวยความจ าทใชเกบค าสง และจะก าหนดเปนรหสคอ “X+Y=Z” ทต าแหนงถดมา ภาพท 4.7 ขนตอนการรบคาเครองหมายบวก “+” จากแปนพมพ

สวนทรบขอมลครงแรกจะท าหนาทอานขอมล “X+Y=Z” จากหนวยความจ าทใชเกบค าสง และสงไปยงสวนถอดรหส (Decoder) จากนนจะสงออกไปใหสวนควบคมเพอบอกใหทราบและสงการใหสวนตาง ๆ ทรบผดชอบท างาน เชน น าคาขอมลไปเกบไวทหนวยความจ าแคช พรอมกบคดลอกและสงไปยงสวนของการค านวณ (ALU) ภาพท 4.8 การสงการใหสวนตาง ๆ ทรบผดชอบท างาน

ห น า | 76

ระบบคอมพวเตอรและสถาปตยกรรม

เมอสวนควบคมไดรบค าสงใหกระท าการบวก กจะสงขอมลค าสงไปยงสวนของการค านวณ ซงจะท าการอานคาของ “X” และ “Y” และท าการบวกกน หลงจากนนสวนการค านวณจะสงผลลพธทไดจากการบวกคอ “9” ไปเกบไวทหนวยความจ ารจสเตอร (Register) ภาพท 4.9 ขนตอนการบวกคา “X” และ “Y”

4) ขนตอนการรบคาเครองหมายเทากบ “=” เมอปอนเครองหมายเทากบ “=” ซพยจะสงสวนรบขอมลแรกใหท าการหาขอมลกอนวา

หนวยความจ าทใชเกบค าสงมขอมลนอยหรอไม ถาไมมกใหไปอานจากหนวยความจ าหลกผานเสนทางสญญาณขอมล แลวน าไปเกบไวทหนวยความจ าแคชทต าแหนงรหส “Print Z” ภาพท 4.10 ขนตอนการรบเครองหมายเทากบ “=”

ห น า | 77

ระบบคอมพวเตอรและสถาปตยกรรม

สวนรบขอมลแรกจะท าการคดลอกขอมลรหส “Print Z” จากหนวยความจ าแคชสงไปยงสวนถอดรหสค าสงเพอท าการเขารหสเปนภาษาเครองทเปนเลขฐานสอง จากนนจะสงคาทไดออกไปยงสวนควบคมเพอใหสวนควบคมท างานตามค าสง ภาพท 4.11 ท าการคดลอกขอมลรหส “Print Z” เพอท าการเขารหส

ขนตอนสดทายของการบวกเลขจะไดผลลพธของการบวกคอ คาขอมลของ “Z” ซงเปนผลมาจากการค านวณและการกระท าตามค าสง คอ การน าคา “Z” ทเปนผลการบวกของ “X+Y” จะมคาเทากบ “9” ไปเกบไวในหนวยความจ ารจสเตอร พรอมกบน าผลทไดออกไปแสดงทเอาตพต ภาพท 4.12 การเกบคาผลลพธไวในหนวยความจ ารจสเตอร

ห น า | 78

ระบบคอมพวเตอรและสถาปตยกรรม

สรปขนตอนการท างานของซพย จากตวอยาง แสดงถงขนตอนการท างานของซพย โดยค าสงทถกปอนเขาไปในระบบแตละค าสงจะม

กระบวนการอย 3 กระบวนการใหญ ๆ ดงภาพท 4.13

ภาพท 4.13 แสดงขนตอนการท างานของซพยในหนงรอบค าสง

1) กระบวนการอานและตรวจสอบขอมล (Fetch data) เปนสวนแรกทท าการอานขอมลจากหนวยความจ าภายใน (Cache memory) หรอหนวยความจ าภายนอก (Main memory)

2) หลงจากอานขอมลเขามาแลวจะสงไปใหสวนแปลความหมายหรอเขารหสค าสง (Decode data) เพอแปลใหเปนภาษาเครอง (Binary code)

3) หลงจากแปลค าสงเสรจกจะสงไปยงสวนควบคมการท างาน เพอน าไปปฏบตตามค าสงทไดรบมอบหมาย (Execute instruction) ตอไป

4.3 ปจจยทมผลตอความเรวในการประมวลผล

ในการประมวลผลของซพยนนขนกบปจจยหลายประการดงตอไปน - ขนาดของรจสเตอร หรอเรยกอกชอหนงวา ขนาดของเวรด เปนตววดขนาดของขอมลทเครอง

คอมพวเตอรสามารถทจะท างานไดในหนงชวงเวลา - ขนาดของแรม สามารถมผลตอความเรว เนองจากซพยจะสามารถเกบขนาดของโปรแกรมหรอขอมล

ทก าลงใชงานอยไวในหนวยความจ าไดทนท โดยไมตองพงดสกตาง ๆ - สญญาณนาฬการะบบ เปนตวน าในการท างานส าหรบซพย โดยอาศยการสนของผลกควอตซ - บส มบสสองชนดคอ ดาตาบส (Data bus) และแอดเดรสบส (Address bus) ซงบสสองชนดนอย

บนเมนบอรด

การอานและตรวจสอบขอมล (Fetch Data)

แปลงค าสงหรอขอมล (Decode Data)

ปฏบตการตามค าสง (Execute Instruction)

ห น า | 79

ระบบคอมพวเตอรและสถาปตยกรรม

- ความกวางขวางของดาตาบส เปนตววดวาในหนงชวงเวลาสามารถทจะขนถายขอมลระหวางอปกรณไดมากนอยแคไหน

- โครงสรางบสของพซ ซงรวมตงแตไอซาบส (ISA bus) จนถงพซไอบส (PCI bus) - ขนาดของแอดเดรสบส เปนตววดจ านวนของไบตของแรมทซพยสามารถเขาถงได - แคชเมมโมร (Cache memory) เปนหนวยความจ าทมความเรวสงทเกบขอมลและค าสงทถกเรยกใช

บอยในซพย - ซพยใชแมธโครโพรเซสเซอร (Math Cro-Processor) หรอการรวมสวนค านวณแบบโฟลตง – พอยต

(Floating point) ในการค านวณ

4.4 สถาปตยกรรมของระบบไมโครโพรเซสเซอร

คอมพวเตอรจะท างานตามโปรแกรมหรอชดค าสงทเราปอนเขาไป โดยโปรแกรมหรอชดค าสงดงกลาวจะเปนตวบอกวาคอมพวเตอรจะประมวลผลอยางไร การทมนจะท างานไดนนจะตองประกอบดวยหนวยประมวลผล หนวยความจ า และอปกรณอนพต/เอาตพต สงดงกลาวเหลานรวมกนเรยกว า สถาปตยกรรม (Architecture)

ค าวา “การประมวลผล (Process)” หมายถง ขนตอนการท างานทเปลยนจากขอมลดบไปเปนสารสนเทศทน าไปใชประโยชน ซงขนตอนการท างานนคอมพวเตอรจะตองใชสวนประกอบของคอมพวเตอร 2 สวน คอ หนวยประมวลผล และหนวยความจ า

หนวยประมวลผล เหมอนกบเปนสมองของคอมพวเตอร เปนสวนทรวบรวมค าสงซงไดมาจากผใชหรอโปรแกรมคอมพวเตอร ในเครองคอมพวเตอรสวนบคคลนนหนวยประมวลผลจะประกอบไปดวยหนวยประมวลผลขนาดเลก (Microprocessor) 1 ตว หรอมากกวาขนไป ซงหนวยประมวลผลขนาดเลกอาจจะท าดวยซลกอนขนาดเลกหรอวตถชนดอน และมวงจรอเลกทรอนกสเลก ๆ มากมายอกดวย หนวยประมวลผลขนาดเลกจะถกเสยบเขากบแผงวงจร (Circuit board) แผงวงจรคอแผนสเหลยมแขงทบรรจไปดวยวงจรทเชอมตอระหวางหนวยประมวลผลกบสวนประกอบอน ๆ แผงวงจรทหนวยประมวลผลขนาดเลกเชอมตอนเรยกวา มารเทอรบอรด (Motherboard) หรอ เมนบอรด (Mainboard)

ในเครองคอมพวเตอรทมประสทธภาพนน หนวยประมวลผลประกอบดวยชป (Chip) จ านวนมากบนแผงวงจร เมอพดถงซพย (CPU : Central Processing Unit) จะหมายถงหนวยประมวลผลของเครองคอมพวเตอร อาจจะประกอบไปดวยชปเพยงตวเดยว หรอแผงวงจรหลาย ๆ แผงกได ซงซพยนเปนสวนทส าคญ และใชเนอทเพยงนดเดยวในเครองคอมพวเตอร

หนวยประมวลผลผลกลางหรอซพย เปนเหมอนสมองของเครองคอมพวเตอรเปนทซงขอมลจะถกท าการประมวลผล ในไมโครคอมพวเตอร (Microcomputer) ตวซพยจะบรรจชปขนาดเลก ๆ ไวซงเรยกวาไมโครโพรเซสเซอร(Microprocessor) ซงชปเหลานจะถกบรรจอยในชนคลายพลาสตกขนาดเลกและมการลาก

ห น า | 80

ระบบคอมพวเตอรและสถาปตยกรรม

สายไฟเชอมตอเขาดวยกน ทก ๆ ซพยจะมสวนประกอบพนฐานอยสองสวนเสมอคอ สวนควบคม (Control Unit) และสวนค านวณและเปรยบเทยบ (Arithmetic Logic Unit)

1) หนวยควบคม (Control Unit) ท าหนาทควบคมการท างานของเครองคอมพวเตอรทงระบบ เชน ควบคมการท างานของ

หนวยความจ าหลก หนวยรบขอมล หนวยค านวณและตรรกะ หนวยแสดงผล และทเกบขอมลตาง ๆ ดงนนการท างานของหนวยนจงเปรยบเสมอนศนยกลางระบบประสาททท าหนาทควบคมการท างานของสวนประกอบตาง ๆ ของเครองคอมพวเตอร โดยทหนวยควบคมและซพยจะรบรค าสงตาง ๆ ในรปของค าสงภาษาเครองเทานน ถาผใชเขยนโปรแกรมโดยใชภาษาระดบสง (High Level Language) กอนทจะสงใหคอมพวเตอรท างานจะตองมการแปลงเปนภาษาระดบต า (Low Level Language) เสยกอน

2) หนวยค านวณและตรรกะ (Arithmetic and Logic Unit : ALU) ท าหนาทประมวลผลการค านวณทางคณตศาสตร ตลอดจนการเปรยบเทยบทางตรรกศาสตรทงหมด

4.5 เทคโนโลยของหนวยประมวลผลกลาง

ในชวงกลางป ค.ศ.1990 โพรเซสเซอรมการออกแบบสถาปตยกรรมแยกออกเปนสองรปแบบคอ สถาปตยกรรมแบบ CISC (Complex Instruction Set Computer) และ สถาปตยกรรมแบบ RISC (Reduced Instruction Set Computer) โดยสถาปตยกรรมการออกแบบซพยนนมผลตอการท างานของคอมพวเตอรอยางมาก ซงจะกลาวถงสถาปตยกรรมแตละแบบดงน

4.5.1 สถาปตยกรรมคอมพวเตอรแบบ CISC (Complex Instruction Set Computer) 1) ประวตและการพฒนาระบบคอมพวเตอรแบบ CISC

ในยคแรกของเครองคอมพวเตอรนน หนวยความจ า (Memory) จดวาเปนสวนประกอบทมราคาแพงมาก จงเปนเหตผลใหเกดความคดในหมนกออกแบบคอมพวเตอรวา สถาปตยกรรมทดทสดนนจะตองเปนสถาปตยกรรมทสามารถรองรบการใชงานของโปรแกรมทมความยาวนอยทสดเทาทจะท าได โดยการน าความยาวของโปรแกรมนนมาเทยบกบหนวยความจ าทมอย ปจจยส าคญทถกน ามาใชในการวดประสทธภาพของสถาปตยกรรมคอมพวเตอรทวศวกรคอมพวเตอรออกแบบมานนจะพจารณาจากความเรว (Speed) ของซพย และเวลาตอบสนอง (Response time) จากการประมวลผล โดยเฉพาะการท างานของซพยนนจะวดทความถของสญญาณนาฬกา ดงนนสถาปตยกรรมทแตกตางกนยอมมผลตอประสทธภาพของระบบคอมพวเตอรโดยรวม อยางไรกตามในปจจบนไดมสถาปตยกรรมคอมพวเตอรทส าคญอยสามชนดคอ แบบ CISC (Complex instruction set computer), RISC (Reduced instruction set computer) และ DSP (Digital signal processor)

ห น า | 81

ระบบคอมพวเตอรและสถาปตยกรรม

เนองจากสถาปตยกรรมคอมพวเตอรนนจะเกยวของกบโครงสรางภายในตวซพย และลกษณะการท างานของเครองคอมพวเตอรทผใชเหนไดทวไป นอกจากนนรปแบบ (Format) ในการจดโครงสรางขอมลและจ านวนชดค าสง ชนดของการอางองต าแหนงขอมลในหนวยความจ ารวมทงความสมพนธระหวางอปกรณตาง ๆ นนจะเปนกรอบแนวความคดใหพจารณาถงคอมพวเตอรทงแบบ CISC และ แบบ RISC

2) คณสมบตของสถาปตยกรรมคอมพวเตอรแบบ CISC วศวกรคอมพวเตอรมความเชอวาในการออกแบบสถาปตยกรรมคอมพวเตอรนนควรจะม

ชดค าสงและการอางองต าแหนงขอมลในหนวยความจ าใหมากเขาไวเพอความพรอมและรวดเรวในการประมวลผลค าสงตาง ๆ จงเปนทมาของสถาปตยกรรมคอมพวเตอรแบบ CISC ซงมคณสมบตทส าคญ ๆ ดงน

- ชดค าสงมขนตอนซบซอนมาก - ยอมใหมชดค าสงการเรยก (Call), การกลบคา (Return) และการสงผานคาพารามเตอร

(Parameter) ได - ชดค าสงมการอางองต าแหนงในหนวยความจ า (Addressing mode) มากกวา 1 โหมด - ชดค าสงมความยาวไมคงท - ชดค าสงมรปแบบ (Instruction format) มากกวา 1 แบบ - การยาย (Transfer) ชดค าสงและขอมล ระหวางหนวยความจ าหลกกบซพยนนจะอย

หางไกลกน - ระบบโครงสรางของ CISC ในวงจรของชป จะมขนาดใหญ และมกจะไมใชระบบไปปไลน

(Pipeline) - ใชเทคโนโลยเกยวกบหนวยความจ าหลก (Main memory) แบบดงเดม - สามารถปฏบตงานค านวณแบบซ า ๆ ไดด - สนบสนนซพยแบบระบบหลายตว (Multiprocessor)

ชดค าสงของระบบ CISC นอกจากจะมจ านวนมากแลว ยงมขนตอนทซบซอนมากดวย ทจรงแลวการทมชดค าสงจ านวนมากนนจะท าใหระบบ CISC ท างานไดสะดวกและงายดายขน ระบบ CISC ยอมใหมการเรยก (Call), การกลบคา (Return) และการสงผานคาของตวแปรทเปลยนแปลงคาได (Parameter) โดยจะเกดขนในขณะทระบบท างาน เราเรยกการท างานของระบบ CISC แบบนวา เปนการท างานแบบหลายชดค าสง (Multiple operation) ซงท าใหระบบ CISC คอนขางจะมความซบซอนมากยงขน

ชดค าสงทมการอางองในหนวยความจ า (Memory addressing mode) มากกวา 1 โหมด จะท าใหสถาปตยกรรมแบบนสามารถท าการค านวณเพอหาต าแหนงของขอมลไดหลายวธ เชน MC68000 และ MC68020 มการอางองต าแหนงในหนวยความจ า (Addressing mode) 12 และ 18 แบบตามล าดบ ถงแมวาคอมพวเตอรจะมวธการเขาถงขอมลไดหลายทาง แตกจะเกดปญหาในเรองของเวลาในการรอขอมล และเวลาทใชในการค านวณ

ห น า | 82

ระบบคอมพวเตอรและสถาปตยกรรม

3) คณลกษณะของสถาปตยกรรมคอมพวเตอรแบบ CISC การอธบายสถาปตยกรรมคอมพวเตอรแบบ CISC กบแบบ RISC ใหสามารถเขาใจไดงาย จะ

ใชตวอยางของไมโครโพรเซสเซอรตระกลตาง ๆ แตโดยสวนใหญแลวจะพจารณาในเรองของชดค าสง (Instruction set) การอางองต าแหนงในหนวยความจ า (Addressing mode) และจ านวนสญญาณนาฬกา (Clock) ตอค าสง (Instruction) ในการท างาน

ในป ค.ศ.1971 บรษทอนเทล ไดผลตไมโครโพรเซสเซอรตวแรกชอวา 4004 ลกษณะของชปจะมหนวยค านวณทางคณตศาสตรและตรรกศาสตร (ALU) ขนาด 4 บต และตอมาบรษทกไดผลตชป 8086, 8088, 80186, 80286, 80386 และ 80486 ซงเปนชปขนาด 32 บต นอกจากนนยงไดมการผลตชป 80586 หรอ เพนเทยม (Pentium) และ เมอเซด (Merced) ซงเปนไมโครโพรเซสเซอรขนาด 64 บต

สวนบรษทโมโตโรลา ไดผลตไมโครโพรเซสเซอรขนาด 8 บตตวแรก ชอวา MC6800 เมอป ค.ศ.1974 ตอมาในป ค.ศ.1979 ไดผลตขนาด 16 บต คอ 68000 ป ค.ศ.1984 ผลตขนาด 32 บต คอ 68020 และตงแตป ค.ศ.1988 ไดผลตตระกล MC680X0 ไดแก MC68030 และ MC68040

ซงโดยทวไปไมโครโพรเซสเซอรแบบ CISC มกจะใชในอตสาหกรรมของคอมพวเตอรสวนบคคล (Personal computer : PC) เปนสวนใหญ

ตารางท 4.1 คณลกษณะบางอยางของสถาปตยกรรมแบบ CISC

ลกษณะ IBM 370/168 VAX 11/780 IAPX -432 ปเรมตน 1973 1978 1982

จ านวนค าสง 208 303 222 ขนาดหนวยความจ า 420 Kbyte 480 Kbyte 64 Kbyte

ขนาดชดค าสง 16-48 16-456 16-321

ตารางท 4.2 ลกษณะสถาปตยกรรมของ CISC

ลกษณะของสถาปตยกรรม ชดค าสงของ CISC Computer ขนาดของชดค าสงและรปแบบของค าสง ชดค าสงมขนาดใหญ และรปแบบค าสงเปลยนแปลงไมได Addressing mode 12 - 24 จดประสงคโดยทวไปของรจสเตอร และการออกแบบ Cache memory

ค าสงและขอมลใชหนวยความจ า (Memory) รวมกน และมการใชหนวยความจ าความเรวสง

Clock Rate และ CPI

35-50 MHz ในป ค.ศ.1992 CPI อยระหวาง 2-15 CPI

CPU Control สวนใหญใชไมโครโพรเซสเซอรในการควบคมหนวยความจ า แตมกใช Hardwired Control

ห น า | 83

ระบบคอมพวเตอรและสถาปตยกรรม

4.5.2 สถาปตยกรรมคอมพวเตอรแบบ RISC (Reduced Instruction Set Computer) 1) ประวตและการพฒนาสถาปตยกรรมคอมพวเตอรแบบ RISC

สถาปตยกรรมคอมพวเตอรแบบ RISC เปนสถาปตยกรรมคอมพวเตอรแบบทนยมใชในปจจบน และมแนวโนมในการใชเพมมากขน ทงนเพราะสถาปตยกรรมแบบนเปนการชวยใหคอมพวเตอรท างานไดเรวขน ซงปกตหากพจารณาจากจ านวนบตทเทากนระหวางสถาปตยกรรมคอมพวเตอรแบบ CISC และ แบบ RISC แลว จะเหนไดวา คอมพวเตอรแบบ RISC ท างานไดเรวกวาคอมพวเตอรแบบ CISC ถงประมาณ 3 เทา

หลกการอยางงาย ๆ ของคอมพวเตอรแบบ RISC คอ มการออกแบบใหซพยท างานในวงรอบของสญญาณนาฬกา (Cycle) ทแนนอนโดยพยายามลดจ านวนค าสงลงใหเหลอเปนค าสงพนฐานมากทสด แลวใชหลกการไปปไลน (Pipeline) คอ การท างานแบบคขนานชนดเหลอมกน (Overlap) โดยปกตแลวการท างานใน 1 ชดค าสงจะใชเวลามากกวา 1 วงรอบสญญาณนาฬกา โดยในการท าค าสงเหลานนมการท างานในลกษณะแถว (Pipe) และท างานขนานกน จงท าใหไดคาเฉลยโดยรวมของเวลาเปนค าสงละ 1 วงรอบสญญาณนาฬกา

เชน สถาปตยกรรมคอมพวเตอรแบบ RISC ไดแก MIPS รน R2000 ไดมการออกแบบชดค าสงไวอยางชดเจนวามการท างานแบบ 5 ขนตอน นนคอเปนการท างานแบบขนาน 5 ระดบดวยกนคอ

IF Instruction Fetch เปนการเฟทชค าสง หรอดงขอมลจากหนวยความจ า RD Read เปนการอานโอเปอแรนด (Operand) จากรจสเตอรในซพย ALU เปนการค านวณในหนวยค านวณและตรรกศาสตรตามค าสงนน ๆ MEM การตดตอกบหนวยความจ า WB การเขยนขอมลผลลพธลงในรจสเตอร

ภาพท 4.14 แสดงการใชค าสงแบบ 5 ระดบใน R2000

วธการท างานของค าสงแบบคขนานเชนน แสดงไดจากภาพท 4.14 ซงจะมผลท าใหการท างานของค าสงเสรจสนไดใน 1 วงรอบของสญญาณนาฬกา (Cycle) จากภาพท 4.14 จะใชเวลาถง 5 วงรอบ

MEM IF RD ALU WB

MEM IF RD ALU WB

MEM IF RD ALU WB

MEM IF RD ALU WB

MEM IF RD ALU WB

ห น า | 84

ระบบคอมพวเตอรและสถาปตยกรรม

สญญาณนาฬกา (Cycle) แตทกชวงการท างานซพยจะท างานขนานกบทง 5 สวนนดวย ขณะทเฟทชค าสงหนงอยภายในกมการท า RD, ALU, MEM และ WB ของแตละค าสงทผานมา ดงนนการเฟทชจงเกดขนไดทกวงรอบ

การออกแบบสถาปตยกรรมโพรเซสเซอรแบบ RISC นนจะเนนการลดจ านวน และความซบซอนของค าสงภายใน (Instruction) ซงในความเปนจรงแลวกยงมอกหลายอยางทเปนลกษณะของการออกแบบสถาปตยกรรมแบบ RISC ไดแก การจดการเกยวกบ Cache, การท า Pipeline, Superscalar และอนๆ

2) กฎเกณฑการออกแบบสถาปตยกรรมแบบ RISC การออกแบบสถาปตยกรรมแบบ RISC โดยทวไปมกฎเกณฑคอ ใช 1 ชดค าสงตอ 1 รอบ

สญญาณนาฬกา (One instruction per cycle) นบเปนสงส าคญอนดบแรกในการออกแบบสถาปตยกรรมแบบ RISC โดยจะพยายามท างานใหเสรจภายใน 1 รอบสญญาณนาฬกา (1 Clock cycle) ซงกมการใชไปปไลน (Pipeline) มาชวยในการท างาน ดงนน ในการท างานจรง ๆ อาจไมใชท างานแค 1 ค าสงเสรจภายใน 1 รอบสญญาณนาฬกา แตเปนการนบเวลาการท างานของโปรแกรม ซงถาหากมการท างานหลายค าสงและหลายขนตอน แลวคดเปนเวลาเฉลยโดยรวม กจะไดประมาณ 1 ค าสงตอ 1 รอบสญญาณนาฬกา วธท าเพอใหได 1 ค าสงตอ 1 รอบสญญาณนาฬกาจะท าโดยใชค าสงแบบธรรมดางาย ๆ แตจะไมใชเปนการเพมรอบสญญาณนาฬกาใหนานขน วธการคอ ก าหนดขนาดของชดค าสง (Instruction) ใหมขนาดทแนนอน (Fixed instruction length) นนเอง ถาหากวาจะท าใหการท างานแตละค าสงเสรจภายใน 1 รอบสญญาณนาฬกาไดนน ผออกแบบ RISC กจะตองจ ากดขนาดของค าสงดวย โดยไมใหมขนาดทยาวเกนไป ซงโดยปกตแลวจะใชขนาด 1 เวรด (Word) ซงขนาด 1 เวรดนนจะมขนาดไมแนนอนแลวแตเครอง แตโดยทว ๆ ไปซพยแบบ RISC จะมขนาดของเวรดเทากบ 32 บต โดยใน 1 เวรดกจะก าหนดทก ๆ อยางรวมทงค าสงดวยวาจะท าการดงโอเปอแรนด (Operand) จากไหน จะใหเกบผลลพธไวทใด และค าสงถดไปอยทไหน เชน Z = X + Y ; “X และ Y” คอ โอเปอแลนด (Operand), “+” คอ โอเปอเรชน (Opration) และ Z คอ ผลลพธ (Result)

ค าสงในการเขาถงหนวยความจ าหลกจะใชแคการดงขอมล (Load) และเกบขอมล (Store) เทานน สถาปตยกรรมแบบ RISC เมอจะท าการจดการกบค าสงตาง ๆ จ าเปนจะตองน าโอเปอแลนดมาเกบไวในรจสเตอรกอน และในแตละค าสงจะถกจ ากดไวท 1 เวรด ซงกไมเพยงพอตอการเกบคาของโอเปอแลนดตาง ๆ ดงนน จงใชการอางองต าแหนงในหนวยความจ าแทนการเขาถงหนวยความจ านน แตตองเสยเวลาอยพอสมควร ดวยเหตผลนจงมการก าหนดใหใชเพยงแค 2 ค าสงเทานนคอ การดงขอมล และการเกบขอมล เพอลดความหนาแนนของการสงผานขอมล (Traffic) ระหวางหนวยประมวลผลและหนวยความจ า ส าหรบเวลาในการดงขอมล และเกบขอมลนนกขนอยกบขนาดของโอเปอแลนดทใชในการอางองต าแหนงตาง ๆ สวนใหญการอางองต าแหนงขอมลส าหรบระบบ RISC นยมใช 2 แบบดวยกนคอ อางองผานรจสเตอรโดยออม (Register indirect) และการช (Index) ซงเปนการอางองต าแหนงผานรจสเตอรทเปนตวช (Index register)

ห น า | 85

ระบบคอมพวเตอรและสถาปตยกรรม

4.5.3 การเปรยบเทยบสถาปตยกรรมคอมพวเตอรแบบ CISC และ RISC สถาปตยกรรมคอมพวเตอรแบบ CISC นนจะมจดเดนในเรองของการเขยนโปรแกรมเพราะผใช

สามารถเขยนโปรแกรมไดงายกวา เนองจากโปรแกรมสามารถใชค าสงทมอยมากมายในสถาปตยกรรมคอมพวเตอรแบบ CISC นอกจากน ขนาดของโปรแกรมบน CISC กมขนาดเลกกวา RISC

การประมวลผลในสถาปตยกรรมคอมพวเตอรทง 2 แบบ เชน การหาผลลพธของ 7*9 ถาเปนระบบ RISC จะมเพยงค าสงบวก และลบ ในการหาผลลพธตองท าการบวก 7 เขาดวยกน 9 ครง สมมตวาแตละครงของการบวกใชเวลา 1 สญญาณนาฬกา ดงนน จะใชเวลาถง 9 สญญาณนาฬกา และถงแมวาคอมพวเตอรจะเอา 9 มาบวกกน 7 ครง กยงตอใชสญญาณนาฬกาถง 7 ครง แตถาเปนสถาปตยกรรมคอมพวเตอรแบบ CISC ซงมค าสงคณไวใหแลวและใชสญญาณนาฬกา 5 ครงในการคณแตละครง การหาผลลพธกจะท าเสรจภายในสญญาณนาฬกาเพยงแค 5 ครง แตในบางกรณเชน 4*3 สถาปตยกรรมคอมพวเตอรแบบ RISC ใชเวลาเพยง 3 หรอ 4 สญญาณนาฬกา แตแบบ CISC ยงตองใชเวลาถง 5 สญญาณนาฬกาอยด

ในการเปรยบเทยบความเรวและประสทธภาพของ RISC และ CISC ท าไดยาก เนองจากขนอยกบงานทใช ซงการเปรยบเทยบอยางงายในตวอยางขางตนนน เพยงแคเปลยนคาโอเปอแลนดเทานน ผลลพธทไดกตางกนแลว

ปจจบนนไมโครโพรเซสเซอรแบบ CISC มความซบซอนของค าสงเพมมากขน และมรปแบบเปลยนไปทาง RISC มากขน โดยสวนหนงมาจากการลดปญหาเรองความเขากนไดของไมโครโพรเซสเซอรรนใหม ๆกบไมโครโพรเซสเซอรรนเกา ซงดเหมอนวาการดดแปลงค าสงส าหรบไมโครโพรเซสเซอรตระกล 80X86 (CISC) ใหเปนชดค าสงแบบ RISC ทเลกกวา เรวกวา และงายขน สงทไดกคอชดค าสงของ RISC ส าหรบไมโครโพรเซสเซอรตระกล 80X86 (CISC) ทเรยกชอวา ชดค าสง RISC86 และยงกวานนไมโครโพรเซสเซอรแบบ CISC กมการท างานแบบไปปไลน (Pipeline) และแบบการคาดเดาลวงหนา (Speculative Execution) ดวย ซงคณสมบตเหลานแตเดมพฒนาอยบนสถาปตยกรรมแบบ RISC เทานน สวนในทางกลบกนไมโครโพรเซสเซอรแบบ RISC เองนนกเรมมการทจะใชค าสงทซบซอนและมากขน ซงกคอมแนวโนมไปทางสถาปตยกรรมแบบ CISC

ส าหรบไมโครโพรเซสเซอรทใชสถาปตยกรรมแบบ RISC นน ไดแก SUN Sparc, IBM RS/6000, Motorola 88000 (เปนไมโครโพรเซสเซอรแบบ RISC ตวแรกของบรษท Motorola) สวนไมโครโพรเซสเซอรทใชสถาปตยกรรมแบบ CISC เชน อนเทลตระกล 80X86 ของบรษท Motorola ตระกล 68XXX เปนตน

4.5.4 ความเปนมาของสถาปตยกรรมระบบไมโครโพรเซสเซอรตระกล 80X86 ไมโครโปรเซสเซอรตระกล 80X86 เปนไมโครโพรเซสเซอรทพฒนาขนโดยบรษท Intel โดยมการ

พฒนามาตงแตรน 4040 ซงเปนไมโครโพรเซสเซอรขนาด 4 บต จนกระทงไดพฒนาเปนไมโครโพรเซสเซอรรน Pentium รายละเอยดคราว ๆ ของไมโครโพรเซสเซอรรนตาง ๆ เปนดงตอไปน

ห น า | 86

ระบบคอมพวเตอรและสถาปตยกรรม

1) 8086 เปนไมโครโพรเซส เซอร ขนาด 16 บต รนแรกท Intel ผลตขน สามารถอางหนวยความจ าได 1 MB มรจสเตอรภายในขนาด 16 บต

2) 8088 เนองจากในขณะนนอปกรณตาง ๆ โดยมากเปนอปกรณขนาด 8 บต บรษท Intel จงไดผลตไมโครโพรเซสเซอร 8088 ซงมสถาปตยกรรมภายในเหมอน 8086 แตมการตดตอกบระบบภายนอกเปนแบบ 8 บต

3) 8086 เปนหนวยประมวลผลซงเพมการจดการเกยวกบอปกรณรอบขางเขาไป เพอใหเปนหนวยประมวลผลส าหรบงานควบคมตาง ๆ

4) 80286 เปนหนวยประมวลผลขนาด 16 บตทมความเรวในการท างานสง ขยายขอบเขตการอางหนวยความจ าเปน 24 เมกะไบต และมการเพมความสามารถในการจดการหนวยความจ า

5) 80386 เปนหนวยประมวลผลขนาด 32 บต อางหนวยความจ าไดถ ง 4 กกะไบต มความสามารถในการจดการหนวยความจ าทซบซอน และสามารถใชหนวยความจ าแบบเสมอนได มาตรฐานชดค าสงและกรรมวธในการจดการหนวยความจ าของหนวยประมวลผลรนนยงคงใชเปนมาตรฐานอยจนถงปจจบน ยกตวอยางเชน แมแตระบบปฏบตการ Windows 95 ยงสามารถน ามาท างานไดบนหนวยประมวลผลรนน แตจะท างานไดชามากเทานนเอง

6) 80386SX เปนหนวยประมวลผลซงมสถาปตยกรรมภายในเหมอน 80386 แตมระบบบสภายนอกเปน 16 บตหนวย ประมวลผลรนนไดรบการออกแบบขนดวยสาเหตคลายกบ 8088

7) 80486 ไดรบการพฒนาจาก 80386 โดยการทบรษท Intel เพมหนวยประมวลผลเลขทศนยมเขาไป

8) 80486SX เปนหนวยประมวลผลรน 80486 ซงตดความสามารถของการประมวลผลเลขทศนยมออก

9) Pentium, Pentium Pro, Pentium II เปนหนวยประมวลผลรนลาสดของบรษท Intel มการเพมความสามารถในการประมวลผลใหสงขน โดยเทคโนโลยตาง ๆ เชน การประมวลผลแบบไปปไลน การประมวลผลแบบซเปอรสเกลาร เปนตน

4.5.5 ลกษณะทวไปของไมโครโพรเซสเซอร 80X86 1) ระบบบส

ไมโครโพรเซสเซอร 80X86 มแอดเดรสบสขนาด 20 บต ท าใหสามารถอางแอดเดรสได 1 เมกะไบต และมบสขอมลขนาด 16 บต ซงท าใหการอานและเขยนขอมลท าไดครงละ 2 ไบต หนวยประมวลผลทางคณตศาสตรและตรรกศาสตรภายใน 80X86 สามารถประมวลผลขอมลขนาด 16 บต รจสเตอรภายในไมโครโพรเซสเซอร 80X86 มขนาด 160 บต

ห น า | 87

ระบบคอมพวเตอรและสถาปตยกรรม

2) การจดการหนวยความจ า ภายในหนวยประมวลผล 80X86 มรจสเตอรขนาด 16 บต แตมแอดเดรสบสขนาด 20 บต จง

ท าใหหนวยประมวลผลไมสามารถเกบต าแหนงขอมลภายในหนวยความจ าไดในรจสเตอรเพยงตวเดยว ดงนนการจดเกบต าแหนงของขอมลภายในหนวยความจ าของ 8086 จงตองเกบดวยรจสเตอร 2 ตว โดยใชวธการจดเกบแบบเซกเมนต : ออฟเซต (segment : offset) แอดเดรสทแทจรง (Physical address) ขนาด 20 บต จะถกจดเกบดวยรจสเตอรขนาด 16 บต 2 ตว คาทเกบในรจสเตอรแรกเรยกวา เซกเมนต สวนคาทเกบในรจสเตอรอกตวเรยกวา ออฟเซต

การอางถงต าแหนงภายในหนวยความจ าแบบเซกเมนต : ออฟเซตนนอาจเปรยบไดเสมอนกบการทเราแบงหนวยความจ าเปนสวนยอย ๆ โดยสวนยอยนเราเรยกวาเซกเมนต การทเราอางถงต าแหนงใด ๆ เราจะอางถงเซกเมนตทต าแหนงขอมลนนอย และระยะหางของหนวยความจ าทคดเทยบกบจดเรมตนของเซกเมนตทเราระบไป

การแปลงแอดเดรสทเกบในรปของเซกเมนต : ออฟเซต เปนแอดเดรสขนาด 20 บต มขนตอนดงน

- เลอนบตของคาเซกเมนตไปทางซาย 4 บต ดงนนจากขอมล 16 บต เราจะไดขอมล 20 บต ทม 4 บตทางขวาเปน 0 ในทกหลก

- น าคาออฟเซตมาบวกเขากบคาเซกเมนตทเลอนบตแลว จะไดแอดเดรสขนาด 20 บต ทจะน าไปอางต าแหนงทแทจรงของขอมล

ตวอยางเชน 123Ah : 22B6h แปลงเปนแอดเดรสขนาด 20 บตไดดงน เลอนบตของ 123Ah ไปทางซาย 4 บต ได 123A0h น า 22B6h มาบวก 22B6h จะไดแอดเดรสขนาด 20 บตคอ 14656h ในทางกลบกนทต าแหนง แอดเดรส 14656h กจะสามารถอางแบบเซกเมนต : ออฟเซต ได

เปน 123Ah : 22B6h เชนเดยวกน แตต าแหนงแอดเดรส 14656h สามารถอางแบบ เซกเมนต : ออฟเซต คาอนกไดเชน 1465h : 0006h หรอ 1460h : 0056h และยงอางโดยใชค เซกเมนต : ออฟเซตคอน ๆ ไดอกหลายค

ผลจากการใชการอางแอดเดรสแบบ เซกเมนต : ออฟเซต ท าใหลกษณะของหนวยความจ าท 8086 มองเหนจะมลกษณะเปนสวน ๆ ทอางองตามคาของเซกเมนต การจดเรยงตวของเซกเมนตตาง ๆ ในหนวยความจ าจะจดเรยงเปนสวน ๆ ทมการเหลอมกน

เนองจากการอางถงขอมลใด ๆ ในหนวยความจ าของไมโครโปรเซสเซอร 80X86 จะตองอางต าแหนงเปนคเซกเมนต : ออฟเซต การอางถงขอมลในต าแหนงตาง ๆ อาจท าใหยงยากเพราะตองมการระบทงเซกเมนต : ออฟเซต ในไมโครโปรเซสเซอร 80X86 จงไดออกแบบรจสเตอรพเศษขน 4 ตวเพอใชเกบคาเซกเมนตตาง ๆ ทก าลงใชงานอยในขณะนน กลมของรจสเตอรนนเรยกวา เซกเมนตรจสเตอร ซงไดแก CS

ห น า | 88

ระบบคอมพวเตอรและสถาปตยกรรม

(Code segmemt), DS (Data segment), ES (Extra segment) และ SS (Stack segment) เ ซ ก เ มนตรจสเตอร ทง 4 ตวนจะใชประกอบกบคาออฟเซตตาง ๆ เพอระบต าแหนงของโปรแกรม (Code), ขอมล (Data) และสแตก (Stack) สวนรจสเตอร ES มหนาทเกบเซกเมนตของขอมลทใชในการสงงานค าสงพเศษบางประเภท เชน ค าสงเกยวกบขอความ

ดงนนเราจะเหนไดวา ถงแมไมโครโปรเซสเซอร 80X86 จะสามารถมองหนวยความจ าไดรวมถง 1 เมกะไบต แตโปรแกรมทท างานอยจะมองเหนหนวยความไดพรอม ๆ กนแคเพยง 4 เซกเมนตเทานน นนคอ เซกเมนตของโปรแกรม เซกเมนตของขอมล 2 เซกเมนต และเซกเมนตของสแตก

ภายในหนวยความจ าของระบบไมโครโปรเซสเซอร 80X86 จะมหนวยความจ าสวนหนงทถกกนเนอทไวส าหรบเปนสแตก โดยเซกเมนตของสแตกจะถกชโดยรจสเตอร SS ลกษณะเฉพาะของหนวยความจ าแบบสแตกคอการทระบบจะเกบขอมลและอานขอมลออกไปแบบ เขากอน ออกทหลง (First In Last Out : FILO) โดยอาจมองลกษณะเหมอนการวางซอนขอมลเหมอนซอนจาน ขอมลทถกน ามาเกบกอนจะอยทางดานลาง ขอมลถดไปจะวางซอนอยดานบน ขอมลดานลางจะไมสามารถอานออกไปไดถามขอมลอนทเกบทหลงและยงไมไดอานออกไป ระบบจะใชสแตกในการเรยกโปรแกรมยอย

4.5.6 รายละเอยดของสวนประกอบภายในไมโครโพรเซสเซอร 80X86 4.5.6.1 หนวยประมวลผลทางคณตศาสตรและตรรกศาสตร (ALU)

ไมโครโพรเซสเซอร 80X86 ม ALU ทสามารถประมวลผลไดครงละ 16 บต ดวยความสามารถในการประมวลผลทละ 16 บตน ท าใหเราเรยกไมโครโพรเซสเซอร 80X86 วาเปนไมโครโพรเซสเซอรขนาด 16 บต

4.5.6.2 หนวยความจ าชวคราวรจสเตอร (Register) รจสเตอรใน 80X86 มทงขนาด 16 บต และ 8 บต โดยจะแบงเปนกลม ๆ ไดดงน

1) รจสเตอรส าหรบใชงานทวไป (General purpose Register) รจสเตอรในกลมน ผเขยนโปรแกรมสามารถน าไปใชงานไดตามความตองการ โดย

ในรจสเตอรกลมนจะมรจสเตอรขนาด 16 บต อย 4 ตวจะแบงไดเปนรจสเตอรขนาด 8 บตอก 8 ตว รจสเตอรขนาด 16 บตและครจสเตอรขนาด 8 บต มดงตอไปน

- รจสเตอร AX (Accumulator Register) AX AH AL

- รจสเตอร BX (Base Register) BX BH BL

ห น า | 89

ระบบคอมพวเตอรและสถาปตยกรรม

- รจสเตอร CX (Counter Register) CX CH CL

- รจสเตอร DX (Data Register) DX DH DL

2) รจสเตอรส าหรบการอางอง (Index Register) ไมโครโพรเซสเซอร 80X86 มรจสเตอรส าหรบอางอง 2 ตว คอ SI (Source Index)

และ D I(Destination) รจสเตอรในกลมนใชส าหรบการอางต าแหนงแบบอางอง และใชในค าสงทเกยวกบขอความ แตผใชสามารถน าไปใชงานทวไปไดดวยเชนกน

3) รจสเตอรส าหรบการช (Pointer Register) รจสเตอรกลมนคอ SP และ BP รจสเตอร SP ใชประกอบกบรจสเตอร SS มหนาท

ชต าแหนงปจจบนของสแตกรจสเตอร BP สวนใหญจะใชเพอชต าแหนงของสแตกเชนเดยวกนแตนยมใชในสวนของการสงพารามเตอรในโปรแกรมยอย

4) เซกเมนตรจสเตอร (Segment Register) เซกเมนตรจสเตอรทง 4 ตว คอ CS DS ES และ SS ใชประกอบกบคาของออฟเซต

เพอชต าแหนงของโปรแกรม ขอมลปกต ขอมลพเศษ และ สแตก ตามล าดบ 5) แฟลก (Flag)

ไมโครโปรเซสเซอร 80X86 จะเกบลกษณะของผลลพธของการค านวณทางคณตศาสตรไวในแฟลก

6) รจสเตอรอน ๆ ของระบบ นอกจากรจสเตอรตาง ๆ ทผใชสามารถก าหนดและใชงานไดแลว ยงมรจสเตอรอก

กลมหนงซงผเขยนโปรแกรมไมสามารถเรยกใชได รจสเตอรในกลมน เชน IP ซงเปนรจสเตอรทใชประกอบกบ CS เพอชต าแหนงของค าสงทจะท างานตอไป หรอ IR ซงรจสเตอรทเกบค าสงปจจบนทไมโครโปรเซสเซอรอาน (Fetch) ขนมาจากหนวยความจ า

ห น า | 90

ระบบคอมพวเตอรและสถาปตยกรรม

4.6 การจดการของโพรเซสเซอร

โพรเซสเซอรมหนาทหลกโดยทวไปดงน 1) Fetch Instructions : CPU จะตองอานค าสงจากหนวยความจ า 2) Interpret Instructions : ค าสงทอานมาจะถก decode หรอแปลวาจะท าอะไร 3) Fetch Data : อานขอมลจากหนวยความจ า หรอ จาก I/O module เพอใชในการ execute ค าสง 4) Process Data : ตองการการท างานของ ALU เชน การท าบวกลบคณหาร หรอการเปรยบเทยบทาง

ลอจกตาง ๆ 5) Write Data : ผลจาการ execute จะตองบนทกไวทหนวยความจ า หรอ I/O module

สวนประกอบหลกของ CPU คอ ALU CU และ Register โดย ALU จะท างานดานการประมวลผล โดย CU ท าหนาทควบคมการเคลอนไหวของขอมล และค าสงทจะเขาหรอออกจาก CPU นอกจากนใน CPU ยงตองการหนวยความจ าภายในส าหรบทจะเกบพกขอมลชวคราว จะเหนวาCPU จะเชอมตอกบระบบภายนอกดวย System bus ตาง ๆ และภายใน CPU เองกจะตดตอกนดวย Internal CPU Bus เชนกน

4.7 การจดการของรจสเตอร

ภายใน CPU นนจะมกลมของ register ทแบงประเภทตามการท างานดงนคอ 1) User – Visible Register : เปน register ทโปรแกรมเมอรรบร และน าไปใชในการเขยนโปรแกรม

ภาษาเครองหรอภาษาแอสแซมบลได 2) Control and status register : เปน register ทถกใชโดย CU เพอควบคมการท างานของ CPU

และก าหนดสทธในการครอบครอง CPU

ในทนเราจะพจารณาถง Control และ Status Register ซงเปน register ทผเขยนโปรแกรมทวไปไมสามารถจะใชได มนจะถกใชโดยค าสงเครองซงจะถก execute ในขนตอนการท างานของระบบปฏบตการเทานน

อยางไรกตามในเครองทแตกตางกนกจะมการจดการ register ทแตกตางกนดวย อยางไรกดเราสามารถแบงประเภท register ออกเปน 4 register ทจ าเปนส าหรบการ Execute ค าสงดงนคอ

- Program Counter (PC) : เกบ address ของค าสงทจะถก fetch ตอไป - Instruction Register (IR) : เกบค าสงทถก fetch มา - Memory Address Register (MAR) : เกบต าแหนง หรอ Address ของหนวยความจ า - Memory Buffer Register (MBR) : เกบขอมลทจะเขยนลงหนวยความจ าหรอขอมลทอานมาจาก

หนวยความจ า ซง MAR จะตองตอโดยตรงเขากบ Address bus และ MBR กจะตองตอตรงเขากบ data bus

ห น า | 91

ระบบคอมพวเตอรและสถาปตยกรรม

นอกจากน CPU ทกตวจะตองม register ทชอวา Program Status Word (PSW) ทเกบสถานะของขอมลหรอตวแปร ณ ขณะนน เชน

- Sign : เกบ Sign bit ของผลลพธในการประมวลผลครงลาสด - Zero : จะถก Set เมอผลลพธของการประมวลผลเปน 0 - Carry : จะถก Set เมอ operation เปนการบวกแลวไดผลลพธทตองทดไปบตขางหนา หรอจะถก

Set เมอ operation เปนการลบแลวตองมการยมจากบตขางหนามา - Equal : จะถก Set เมอผลการเปรยบเทยบระหวางตวแปร 2 ตวเทากน - Overflow : ใชในกรณทมการค านวณตาง ๆ แลวเกด Overflow ขน - Interrupt Enable/ Disable : ใชส าหรบก าหนดวายอมหรอไมยอมให Interrupt - Supervisor : ระบวาจะให CPU execute ค าสงในสวนของผควบคมระบบ (Supervisor) หรอผใช

(user) หรอเปนการก าหนดสทธในการใช CPU นนเอง

4.8 บทสรป

หนวยประมวลผล เหมอนกบเปนสมองของคอมพวเตอร เปนสวนทรวบรวมค าสงซงไดมาจากผใชหรอโปรแกรมคอมพวเตอร

ซพย (CPU : Central Processing Unit) หมายถง หนวยประมวลผลของเครองคอมพวเตอร อาจจะประกอบไปดวยชปเพยงตวเดยว หรอแผงวงจรหลาย ๆ แผงกได ซงซพยนเปนสวนทส าคญ และใชเนอทเพยงนดเดยวในเครองคอมพวเตอร

ซพยจะมสวนประกอบพนฐานอยสองสวนเสมอ คอ สวนควบคม (Control Unit) และสวนค านวณและเปรยบเทยบ (Arithmetic Logic Unit)

หนวยควบคม (Control Unit) ท าหนาทควบคมการท างานของเครองคอมพวเตอรทงระบบ เชนควบคมการท างานของหนวยความจ าหลก หนวยรบขอมล หนวยค านวณและตรรกะ หนวยแสดงผล และทเกบขอมลตาง ๆ ดงนนการท างานของหนวยนจงเปรยบเสมอนศนยกลางระบบประสาททท าหนาทควบคมการท างานของสวนประกอบตาง ๆ ของเครองคอมพวเตอร โดยทหนวยควบคมและซพยจะรบรค าสงตาง ๆ ในรปของค าสงภาษาเครองเทานน ถาผใชเขยนโปรแกรมโดยใชภาษาระดบสง (High Level Language) กอนทจะสงใหคอมพวเตอรท างาจะตองมการแปลงเปนภาษาระดบต า (Low Level Language) เสยกอน

หนวยค านวณและตรรกะ (Arithmetic and Logic Unit) หรอเรยกสน ๆ วา เอแอลย (ALU) ท าหนาทประมวลผลการค านวณทางคณตศาสตร ตลอดจนการเปรยบเทยบทางตรรกะทงหมด

ขนตอนการท างานของซพย มกระบวนการอย 3 กระบวนการใหญ ๆ ไดแก กระบวนการอานและตรวจสอบขอมล (Fetch data) เปนสวนแรกทท าการอานขอมลจากหนวยความจ าภายใน (Cache memory) หรอหนวยความจ าภายนอก (Main memory) หลงจากอานขอมลเขามาแลวจะสงไปใหสวนแปลความหมาย

ห น า | 92

ระบบคอมพวเตอรและสถาปตยกรรม

หรอเขารหสค าสง (Decode data) เพอแปลใหเปนภาษาเครอง (Binary code) หลงจากแปลค าสงเสรจกจะสงไปยงสวนควบคมการท างาน เพอน าไปปฏบตตามค าสงทไดรบมอบหมาย (Execute instruction) ตอไป

การประมวลผลของซพยนนขนกบปจจยหลายประการ ไดแก ขนาดของรจสเตอร ขนาดของแรม สญญาณนาฬการะบบ บส ความกวางขวางของดาตาบส โครงสรางบสของพซ ขนาดของแอดเดรสบส แคชเมมโมร และ ซพยใชแมธโครโพรเซสเซอร (Math Cro-Processor) หรอการรวมสวนค านวณแบบโฟลตง – พอยต (Floating point) ในการค านวณ

โพรเซสเซอรมการออกแบบสถาปตยกรรมแยกออกเปนสองรปแบบคอ สถาปตยกรรมแบบ CISC (Complex Instruction Set Computer) และ สถ าป ต ยกร รมแบบ RISC (Reduced Instruction Set Computer) สถาปตยกรรมคอมพวเตอรแบบ CISC นนจะมจดเดนในเรองของการเขยนโปรแกรมเพราะผใชสามารถเขยนโปรแกรมไดงายกวา เนองจากโปรแกรมสามารถใชค าสงทมอยมากมายในสถาปตยกรรมคอมพวเตอรแบบ CISC นอกจากน ขนาดของโปรแกรมบน CISC กมขนาดเลกกวา RISC

ห น า | 93

ระบบคอมพวเตอรและสถาปตยกรรม

ค าถามทบทวนประจ าบท

ค าสง จงตอบค าถามตอไปน โดยอธบายใหเขาใจ 1. ซพย จะท างานอะไรบาง ขณะทประมวลผลค าสง 2. จงยกตวอยางปจจยทมผลตอความเรวในการประมวลผลของซพยมา 3 ขอ พรอมอธบายสาเหตของปจจย

เหลานน 3. โครงสรางภายในซพยมสวนประกอบทส าคญอะไรบาง จงอธบายความสมพนธ ของแตละสวน 4. จงอธบายลกษณะของสถาปตยกรรมคอมพวเตอรแบบ CISC (Complex Instruction Set Computer)

และ สถาปตยกรรมแบบ RISC (Reduced Instruction Set Computer) 5. รจสเตอรตวช (Pointer register) มกชนด อะไรบาง จงอธบาย 6. จงอธบายการไหลเวยนขอมลภายในวงรอบของการดงขอมล (fetch data)

ห น า | 94

ระบบคอมพวเตอรและสถาปตยกรรม