ОПТИМИЗАЦИЯ ОСНОВНЫХ ЭЛЕМЕНТОВ …...(ppa – performance, power, area)....

146 ЭЛЕКТРОНИКА наука | технология | бизнес №6 (00129) 2013

СИСТЕМЫ ПРОЕКТИРОВАНИЯ www.electronics.ru

ОПТИМИЗАЦИЯ ОСНОВНЫХ ЭЛЕМЕНТОВ СИСТЕМ НА КРИСТАЛЛЕДОСТИЖЕНИЕ МАКСИМАЛЬНОЙ ПРОИЗВОДИТЕЛЬНОСТИ И МИНИМАЛЬНОГО ЭНЕРГОПОТРЕБЛЕНИЯ

Кен Брок, менеджер по маркетингу подразделения по проектированию логических библиотек Synopsys

При проектировании систем на кристалле (SoC) разработчики должны стремиться к достижению оптимального соотношения производительности, энергопотребления и занимаемой площади (PPA – performance, power, area). Подобранные должным образом библиотеки логических ячеек и компиляторов памяти позволяют достичь заданных параметров РРА, в то время как создание оптимизированных под каждый конкретный случай библиотек может оказаться дорогостоящим и малоэффективным. Компания Synopsys предлагает инструменты проектирования SoC, позволяющие достичь оптимальных результатов в кратчайшие сроки.

С точки зрения критериев PPA, интегриро-ванные в единую SoC ядра центрального процессора (CPU), графического ускори-теля (GPU) и цифрового сигнального про-цессора (DSP) зачастую оптимизируются

по-разному (рис.1). Например, для CPU наибо-лее важна производительность при минималь-ной потребляемой мощности, а для графического ускорителя основной фактор оптимизации – это сокращение занимаемой площади и пониженное энергопотребление. GPU, как правило, строятся на основе алгоритмов распараллеливания вычис-лений, позволяющих использовать пониженную тактовую частоту за счет увеличения площади блока, в ряде случаев он занимает до 40% общей площади SoC. DSP оптимизируются с учетом целе-вой спецификации: например, для многоканаль-ной базовой станции важна производительность, а для портативных применений или гарнитуры – площадь и потребляемая мощность. Рис.1. Основные критерии PPA для CPU, GPU и DSP

Производительность

Потребляемаямощность

Площадь

DSP

CPU

GPU

№6 (00129) 2013 ЭЛЕКТРОНИКА наука | технология | бизнес 147


Современные библиотеки стандартных эле-ментов высокой производительности и САПР последнего поколения позволяют выполнять синтез пользовательских проектов и достигать оптимального результата без разработки новых специализированных библиотек элементов для каждого нового проекта. Однако, для обеспече-ния высокой производительности схемы библио-тека элементов должна содержать:• высокопроизводительные последовательност-

ные элементы;• высокопроизводительные комбинационные

элементы;• высокопроизводительные ячейки для тактовых

деревьев;• библиотеки для оптимизации энергопотребле-

ния и энергоэффективные ячейки для некри-тических путей.

ПОСЛЕДОВАТЕЛЬНОСТНЫЕ ЭЛЕМЕНТЫВремя предустановки и задержки триггера часто считают "мертвым" временем в составе времен-ного цикла. Подобно времени, заложенному на запас и фазовый шум тактового сигнала, оно про-сто вычитается из рабочего периода тактового сигнала. Однако в эти интервалы времени могла бы выполняться полезная вычислительная работа. Набор высокопроизводительных триггеров позво-ляет использовать "мертвое" время с пользой: оптимизированные по задержке и по времени предустановки триггеры, размещенные в кри-тических цепях, увеличивают доступный вре-менной ресурс (рис.2). Инструменты логического и физического синтеза могут быть сконфигури-рованы для использования подобных регистров и обеспечить за счет этого рост производительно-сти готовой схемы на 15–20%.

КОМБИНАЦИОННЫЕ ЭЛЕМЕНТЫОптимизация путей регистр–регистр требует большого разнообразия библиотечных элементов, в том числе набор реализуемых функций с бога-тым выбором вариантов нагрузочной способно-сти для каждой из них. Хотя известно [1], что все логические функции могут быть описаны в базисе И-НЕ, для реализации эффективных схем тре-буется более широкий набор функциональных элементов (И-НЕ, ИЛИ-НЕ, И, ИЛИ, НЕ, исклю-чающее ИЛИ, сумматоры, компрессоры и т.д.) (рис.3). Современные САПР логического и физи-ческого синтеза также эффективно используют различные варианты нагрузочных способностей элементов для различных нагрузок, расстояний, коэффициентов разветвления и вариантов разме-щения ячеек на кристалле.

Ячейки с различными пороговыми напря-жениями и длиной канала, каскадные ячейки, оптимизированные на минимальную задержку в традиционных критических путях, элементы свертки И-ИЛИ-НЕ, ИЛИ-И-НЕ также дают САПР дополнительную гибкость при оптимизации. Однако нужно помнить, что для эффективного использования этих ячеек необходимо иметь отлаженный и оптимизированный маршрут про-ектирования (design flow) СБИС. Кроме того, для изделий, работающих в гигагерцовом диапазоне, ячейки с высокой нагрузочной способностью

Рис.2. Последовательностные элементы высокопроиз-водительных схем. Разнообразие вариантов триггеров позволяет проводить точечную оптимизацию

Рис.3. Комбинационные элементы для высокопроизводительных схем включают многокаскадные элементы, элементы с инверсией входов/выходов, И-ИЛИ-НЕ, ИЛИ-И-НЕ и др.

Q D

Q

Тактовый сигнал

Триггерс малой задержкой

Критическиецепи

Триггер с малым временем предустановки

Триггерывысокойплотности

Симметричныеячейчки

Каскадныебуферы

Комплексныеэлементы

ДробнаянагрузочнаяспособностьБыстрые

триггеры

Инверсныевходы/выходы

И-ИЛИ-НЕИЛИ-И-НЕ



должны быть спроектированы с учетом явлений электромиграции.

Для того чтобы помочь САПР использовать правильный набор ячеек, на различных этапах маршрута проектирования зачастую применя-ются списки don’t_use, в которых перечислены элементы, скрытые для инструмента на данном этапе. Это позволяет инструменту сфокусиро-ваться на том или ином критерии оптимизации Группировка нескольких сигналов со сходными ограничениями и типами нагрузок также хорошо влияет на результаты синтеза. Для достижения максимальной производительности проектируе-мой схемы необходима подстройка и оптимиза-ция отдельных фаз синтеза (например, предва-рительного синтеза, инкрементального синтеза, синтеза тактового дерева, размещения, трас-сировки, физической оптимизации). Обычно за счет подобных техник оптимизации обеспечи-вается прирост производительности на 15–20%.

БИБЛИОТЕЧНЫЕ ЭЛЕМЕНТЫ ДЛЯ ТАКТОВЫХ ДЕРЕВЬЕВОсобенность высокопроизводительных буфе-ров и инверторов тактовых цепей – понижен-ная задержка для уменьшения общей задержки тактового дерева, минимизации фазовых сдви-гов между его ветвями (clock skew) и снижения влияния вариаций технологического процесса на максимально достижимую тактовую частоту. Кроме этого, буферные элементы тактовых цепей оптимизированы с точки зрения энергопотребле-ния и имеют симметричные значения задержек

для фронта и среза входного сигнала (рис.4). Для полного использования перечисленных пре- имуществ, предоставляемых библиотекой, инструменты синтеза должны иметь соответству-ющие функциональные возможности, использую-щие эти преимущества.

Можно добиться весьма значительной эконо-мии потребляемой энергии, отключая синхро-сигнал при помощи, в частности, интегрирован-ных отключающих элементов (ICG), доступных для широкого диапазона нагрузочных способно-стей. Энергия, потребляемая тактовым деревом, может составлять 25–50% от общего динамиче-ского энергопотребления готового изделия.

ИНСТРУМЕНТЫ МИНИМИЗАЦИИ ЭНЕРГОПОТРЕБЛЕНИЯ В ЯДРАХ CPU, GPU И DSPСовременный рынок компонентов для средств мобильной связи, мультимедиа и потребительской электроники требует высокой

Рис.4. Элементы тактового дерева с увеличенной длиной канала менее чувствительны к вариациям характеристик внутри кристалла (OCV) и имеют меньшее энергопотребление

Рис.5. Набор для оптимизации энергопотребления (POK) Synopsys

1 1,2 1,4 1,6 1,8 2 2,2

Изм

енен

ия

нап

ряж

ени

я,

мВ

Относительная длина канала

Компоненты библиотечного инструментариядля схем с пониженым энергопотреблением

VDD

Выключательпитания

Подхватывающая защелка

Ячейкаизоляции

Варианты регистров хранения

Сдвиг уровня

Элементы с двойнымпитанием

VDDS INOUT

EN ISO

on/off

VSS VSS

IN

IN OUT

OUT

VSS

G GG G

VDDVDDB

VDDVDDB

VSS

VDDVDDB

G AO

VDDI

VSS

VDDI

RIR

Постоянно активная защелка

VSS

VDDVDDB

RIR



производительности и низкого энергопотре-бления, обеспечивающего длительное время работы от батареи и удобное компактное кор-пусирование. Энергопотребление становится одним из основных ограничений при разработке изделий, и требуемый уровень производитель-ности теперь необходимо обеспечивать внутри предопределенного бюджета мощности. Каждое новое поколение технологических процессов ста-вит новые вызовы для разработчиков библиотек

и IP-блоков, но и открывает в то же время допол-нительные возможности для создания энергоэф-фективных подсистем.

Библиотечный инструментарий для создания энергоэффективных систем включает в себя пол-ный набор функциональных ячеек, необходимых для реализации технических решений по энер-госбережению в SoC:• управляемое отключение синхросигналов,• полное выключение питания в доменах,• режим сна,• реализацию доменов с различными напряже-

ниями питания,• динамическую регулировку величины напря-

жения питания и рабочей частоты (рис.5).Эти ячейки не только реализуют перечислен-

ные функции, но и спроектированы соответству-ющим образом и содержат все необходимые для САПР атрибуты для автоматической их установки и верификации полученного результата.

МНОГОРАЗРЯДНЫЕ ТРИГГЕРЫИспользование многоразрядных триггеров – эффективный метод для уменьшения энерго-потребления. Многоразрядные триггеры могут значительно сократить количество отдельных

нагрузок на дерево синхрони-зации, уменьшая таким обра-зом полную динамическую мощность, потребляемую дере-вом. Занимаемая элементами площадь и мощность утечки могут быть также уменьшены за счет совместного исполь-зования буферов синхро-сигналов в многоразрядных триггерах.

М ногора зря дные т риг-геры – дополнительные библи-отечные ячейки хранения данных, оптимизирован-ные для минимизации энер-гопотребления и площади в обмен на незначительное снижение производительно-сти и менее гибкие возмож-ности размещения этих ячеек. Многоразрядные триггеры используют общий для всех вход синхросигнала (рис.6), который уменьшает нагрузку на дерево синхронизации в N раз, где N – разрядность

Рис.6. Объединение двух одноразрядных триггеров в один двухразрядный с общей схемой синхронизации

Ведущийтриггер

D1 Q1Ведомыйтриггер

Ведущийтриггер

D1

Clk Clk Clk

Q1Ведомыйтриггер

Рис.7. Отношение токов утечки логических библиотек при заданных рабочих условиях к относительному быстродействию этих библиотек

30 50 70 90 110 130 150 1702

20

200

2000

Отн

оси

тель

ная

уте

чка,

%

Относительная производительность, %

uHVTmid

HVTmid

SVTmid

LVTmid

SVTmin

LVTmin

uLVTmin

SVTmax

LVTmax



триггера. Они уменьшают занимаемую эле-ментами площадь, токи утечки и значительно снижают динамическое энергопотребление – до 50% для двухразрядных триггеров и до боль-ших значений – для четырех- или восьмираз-рядных триггеров.

Многоразрядные триггеры обычно использу-ются в блоках, которые не входят в критические цепи и не работают на максимальных частотах системы. Они могут применяться как в неболь-ших регистрах конфигурации системы, тактиру-емых только в процессе начальной загрузки, так и в основных трактах обработки данных, кото-рые тактируются постоянно. Разработчики СБИС применяют соответствующий параметр – коэффи-циент замены, определяющийся как количество стандартных одноразрядных триггеров, которое может быть заменено на многоразрядные экви-валенты с целью уменьшения площади, занима-емой ячейками, и энергопотребления. При этом одноразрядные триггеры должны функционально соответствовать многоразрядным – иметь одина-ковые входы, выходы, функции установки, сброса, тестирования и т.п.

ПРЕИМУЩЕСТВА ПРИМЕНЕНИЯ ЯЧЕЕК С РАЗНЫМИ ПОРОГОВЫМИ НАПРЯЖЕНИЯМИ И ДЛИНАМИ КАНАЛОВ ДЛЯ ОПТИМИЗАЦИИ ЭНЕРГОПОТРЕБЛЕНИЯТехнологический процесс 28 нм с применением металлических затворов с высокой диэлектрической постоянной (HKMG) предоставляет широкие воз-можности для создания высокопроизводительных и энергоэффективных SoC. Процесс PolySION, исполь-зующий то же технологическое оборудование, более выгоден экономически. Эти технологические про-цессы позволяют изготавливать транзисторы с раз-личными длинами каналов при неизменном мини-мальном расстоянии между соседними затворами (gate pitch). Это позволяет разработчикам использо-вать мультиканальные библиотеки, не рискуя выйти за ограниченные ТЗ требования по максимальной площади кристалла. Применение таких взаимо-дополняющих друг друга библиотек способствует снижению энергопотребления на поздних ста-диях проектирования (размещение и трассировка) и обеспечивает широкие возможности оптимиза-ции энергопотребления именно там, где это необ-ходимо (рис.7). В дополнение к этому библиотеки

ГОТОВИТСЯ К ИЗДАНИЮ

КАК ЗА КА ЗАТЬ НА ШИ КНИ ГИ? ✉ 125319 Моск ва, а/я 91; ℻ (495) 9563346, 2340110; [email protected], [email protected]

В этой книге описываются методы высокоуровневого моделирования и валидации комплексных систем аппаратных средств и программного обеспечения, включая архитектуры с многоядерными процессорами. Читатели узнают, как избежать затрат времени и ошибок при всесторонней системной валидации, в том числе при моделировании систем и их отказов, а также об автоматической генерации специализированных тестов и эффективных методиках валидации с использованием подобных тестов и подтверждения работоспособности систем. Методологии, описанные в этой книге, помогут разработ-чикам улучшить качество валидации благодаря выполнению тестов на ранних стадиях проектирования при одновременном снижении стоимости этих процессов и усилий, направленных на валидацию систем в целом.

Эта книга предназначена для студентов старших курсов, аспирантов, исследователей, разработчи-ков инструментов САПР, проектировщиков и менеджеров, заинтересованных в развитии эффективных инструментов и методов проектирования и валидации на системном уровне, генерации направленных тестов и функциональной валидации гетерогенных конструкций СнК.

М: ТЕХНОСФЕРА, 2014. – 296 с., ISBN 978-5-94836-365-3

ВАЛИДАЦИЯ НА СИСТЕМНОМ УРОВНЕ. ВЫСОКОУРОВНЕВОЕ МОДЕЛИРОВАНИЕИ УПРАВЛЕНИЕ ТЕСТИРОВАНИЕМЧэнь М., Цинь К., Kу Х.-М., Мишра П. При поддержке ЗАО "СКАН". Перевод с англ. Е.Б. Махияновой под ред. А.Н. Ланцева



логических ячеек с низкими и высокими порого-выми напряжениями позволяют добиться еще боль-шей, адресной оптимизации энергопотребления.

Может показаться, что объем данных, с которым приходится работать инструментам логического синтеза и создания топологии (с учетом всех воз-можных вариантов библиотек стандартных ячеек), чрезмерен. Однако активное применение списков don’t_use (которые обычно запрещают применять ячейки как с очень низкими, так и с очень высо-кими нагрузочными способностями) и надлежа-щее упорядочивание библиотек обеспечивают эффективную методологию выбора оптимального набора библиотек – быстродействующих и высо-кой плотности – и компиляторов памяти, кото-рые позволяют достичь требуемого быстродействия при минимально возможном энергопотребле-нии. Эта методология эффективна для большин-ства типов СБИС (CPU, GPU и высокоскоростных интерфейсов) и зависит от использованных схе-мотехнических решений и типов применяемых технологических процессов. Хорошо понимая про-цессы логического синтеза и создания топологии, можно быстро найти оптимальную, с точки зрения PPA, комбинацию и последовательность приме-нения библиотек стандартных ячеек для любого конкретного проекта (см. таблицу). Разработка же специализированных библиотек для каждого

типа и конфигурации ядер CPU, GPU и DSP, реали-зованных в SoC, может оказаться неэффективной и дорогостоящей.

* * *Процесс с проектными нормами 28 нм имеет много технологических особенностей, гра-мотное использование которых позволит раз-работчикам СнК достигнуть оптимального соотношения PPA для конкретных примене-ний. Оптимизированный набор библиотек стандартных ячеек и компиляторов памяти может значительно уменьшить время проек-тирования и реализации СнК. Чтобы помочь разработчикам в кратчайшие сроки созда-вать удовлетворяющие заданным требова-ниям СнК, Synopsys предлагает уникаль-ную комбинацию IP-блоков, инструментов и методологий проектирования, а также про-фессиональные консультации. Дополнительную информацию о логических библиотеках Synop- sys можно получить по ссылке http://www.synopsys.com/dw/ipdir.php?ds=dwc_standard_cell.

ЛИТЕРАТУРА1. Roth J.P. Diagnosis of Automata Failures: A Calculus

and a Method. – IBM Journal of Research and

Development, 1966, vol.10 (Jul.), no.4, pp.278–291.

Требования к произво-дительности

Применяемые библиотеки

Методология

Сверх- высокая

Выборочное применение LVT

Начальный синтез проводится с применением элементов uLVT_mid и SVT_min, нарушения в критических цепях устраняются с помощью элементов LVT_min. Оптимизация токов утечки для некритических цепей проводится с помощью SVT_mid

ВысокаяВыборочное применение только LVT

Начальный синтез проводится с применением элементов LVT_mid и SVT_min, нарушения в критических цепях устраняются с помощью элементов LVT_min. Оптимизация токов утечки в некритических цепях проводится с помощью SVT_mid, HVT_min и HVT_mid

СредняяОтказ от LVT или их минимальное применение

Начальный синтез проводится с применением элементов SVT_mid и SVT_min, возможно LVT_mid. Оптимизация токов утечки в некритических цепях проводится с помощью HVT_min и HVT_mid

Низкая Отказ от LVT

Начальный синтез проводится с применением элементов SVT_mid и HVT_min, нарушения в критических цепях устраняются с помощью элементов SVT_min. Оптимизация токов утечки в некритических цепях проводится с помощью HVT_mid

Критерии выбора и последовательность использования логических библиотек для достижения различных уровней производительности системы

ОПТИМИЗАЦИЯ ОСНОВНЫХ ЭЛЕМЕНТОВ …...(ppa – performance, power, area)....

Documents