name event date name event date 1 procesadores de streams 1 diseño de microprocesadores para...

Name Event DateName Event Date11

Procesadores de streams 1

Diseño de microprocesadores para multimedia

Procesadores de streams

Pedro Hernández FernándezAntonio Núñez Ordóñez



Contenido

- Características generales

- Arquitectura IMAGINE

- Arquitectura MERRIMAC




Procesadores programables optimizados para ejecutar aplicaciones multimedia

Procesador de

streams

Aplicacionesmultimedia

- Comprensión de video

- Gráfico en tres dimensiones

- Procesamiento de imágenes

- Procesamiento de señales

- Videoconferencia

- Reconocimiento de voz




Características aplicaciones multimedia

Procesador de

streams

Aplicacionesmultimedia

- Alto nivel de paralelismo

- Poca reutilización de los datos

- Alta carga computacional

- Alta relación operaciones/accesos a memoria

- Localidad Productor-Consumidor




Opciones actuales

EFICIENCIA

Procesadores de aplicaciones específicas (ASIC)

50 a 500 GOPS/W

Flexibilidad mínima o nula

PROGRAMABILIDAD

Microprocesadores o DSPs

Eficiencia pequeña 10GOPS/W

Programables usando lenguajes de alto nivel



Opciones actuales

DSPsMicroprocesadores

Procesadoresaplicacionesespecíficas

Eficientes

Flexibilidad mínima

Poco eficientes

Programables

Procesadoresde

streams

Eficientes

Programables



Fichero de registros central

Área proporcional al cubo del número de unidades funcionales

Potencia proporcional al cubo del número de unidades funcionales

Retardo proporcional 3/2 del número de unidades funcionales



Sustituir el fichero único por múltiples ficheros de registros

Las unidades funcionales se agrupan

Se asigna a cada grupo su propio fichero de registros

1ª Solución: Fichero de registros múltiples



2ª Solución: Fichero de registros múltiples con buses compartidos

Las unidades funcionales se conectan usando buses compartidos

Las unidades funcionales pueden leer/escribir directamente en los ficheros de registros



Modelo de programación con Modelo de programación con streamsstreams

DefinicionesDefiniciones

El dato mínimo con el que se trabaja se denomina STREAM

STREAM: Conjunto de datos relacionados de longitud variable

KERNEL: Pequeño programa que realiza la misma operación sobre todos los elementos de un stream de entrada, produce un stream de salida para el siguiente kernel de la aplicación



Programmable Kernel

Stream 4datadatadatadatadata





Los programas se estructuran como una secuencia de streams de datos que pasan a través de unos kernels de cálculo

Las operaciones se realizan sobre el stream completo



Programmable Kernel




Stream 1transformed datatransformed datatransformed datatransformed datatransformed data


Los kernels no pueden hacer referencias a memoria

Los kernels operan con datos locales, (los streams de salida de un kernel son función de los streams de entrada



Programmable Kernel



Stream 2 data data data data data





Programmable Kernel








Los programas en este modelo se especifican en dos niveles

A nivel de streams- La secuencia de kernels que forman la aplicación- Como están conectados esos kernels- Nombre y tamaño de los streams con los que se opera

A nivel de kernel- Especifica las operaciones a realizar con los datos




Las aplicaciones requieren un manejo adecuado del ancho de banda con memoria

La jerarquía de memoria tiene tres niveles:

- Un nivel de memoria principal: datos grandes o que se acceden de forma no frecuente

- Nivel intermedio : Aprovechar la localidad de los datos dentro del chip

- Nivel local: Almacenar datos temporales en las operaciones de cálculo

Las aplicaciones multimedia se adaptan perfectamente a este jerarquía

La ejecución de los kernels es rápida y eficiente (sólo datos locales)

El 90% del movimiento de datos es local

Jerarquía de memoriaJerarquía de memoria



Imagine

Scott RixnerUniversidad de Stanford



Procesador multimedia programable diseñado para implementar el modelo de programación con streams

Diseñado para ser una prueba del concepto de procesador de streams programable, mostrando la viabilidad de las estructuras

Está pensado para actuar como un coprocesador que opera sobre streams de datos multimedia.

Diseño organizado alrededor de tres niveles de memoria- Memoria del sistema (memoria principal)

- Un Fichero de registros global (nivel intermedio)- Un conjunto de ficheros de registros local (nivel local)

IMAGINE



IMAGINE: Jerarquía de memoria

- Memoria del sistema (2GB/S)




- Memoria del sistema (2GB/S)- Fichero de registros global (32GB/s) (arquitectura load/store)




- Memoria del sistema (2GB/S) - Fichero de registros global (32GB/s) (arquitectura load/store) - Conjunto de ficheros de registros local (544GB/s)



IMAGINE



IMAGINE

Comunicación conel host y emisiónde instrucciones



IMAGINE

Almacena los kernelsde la aplicación



IMAGINE

Ejecutan loskernels



IMAGINE

Conección con otrosintegrados IMAGINE



IMAGINE

Transfiere datosentre bloques delchip



IMAGINE

Almacenamiento local



IMAGINE: Stream Register File




Contiene SRAM de 128KB organizada en 1.024 bloques de 32 palabras de 32 bits

Puede almacenar streams de datos de longitud variable

La carga/almacen. de streams ocurre entre la memoria y el SRF

El envío y recepción de datos a través de la red ocurre entre el interfase de red y el SRF

Proporciona el streams de entrada a los kernels y almacena el stream de salida




IMAGINE tiene 22 stream buffers:IMAGINE tiene 22 stream buffers:

• • ocho cluster stream buffers ocho cluster stream buffers (ocho palabras por ciclo)(ocho palabras por ciclo)

• • ocho network stream buffers ocho network stream buffers (dos palabras por ciclo)(dos palabras por ciclo)

• • cuatro memory system stream cuatro memory system stream buffers buffers (una palabra por ciclo)(una palabra por ciclo)• • un microcontroller stream buffer un microcontroller stream buffer

(una palabra por ciclo),(una palabra por ciclo),• • un host processorun host processor stream buffer stream buffer

(una palabra por ciclo)(una palabra por ciclo)



IMAGINE: Clusters aritméticos



IMAGINE: Clusters aritméticos

- Operaciones en coma flotante de 32 bits en precisión simple

- Operaciones enteras de 32 bits.

- Están totalmente segmentadas, permitiendo una nueva operación en cada ciclo.



IMAGINE: Red de comunicación Red de comunicación intraclusterintracluster

Permite el intercambio de datos entre las unidades aritméticas dentro del mismo cluster



IMAGINE: Red de comunicación Red de comunicación interclusterintercluster



IMAGINE: Red de comunicación Red de comunicación interclusterintercluster

La unidad de comunicación facilita el intercambio de datos entre clusters La unidad de comunicación puede enviar una palabra cada ciclo de reloj

El microcontrolador tiene un bus propio para enviar datos a los clusters



IMAGINE: Microcontrolador



IMAGINE: Microcontrolador

Envía instrucciones a los clusters aritméticos

Cada ciclo envía una instrucción VLIW de 568 bits a los ocho clusters

Los kernels están almacenados en una memoria de 2K instrucciones por

568 bits

Los kernels se cargan solamente una vez de memoria al comienzo de la

aplicación



IMAGINE: Streaming Memory System



Todas las referencias a memoria hacen uso de las instrucciones

LOAD y STORE que transfieren una stream completo de memoria

al SRF- simplifica la programación- minimiza las paradas de las unidades aritméticas

El sistema de memoria consiste en:- dos generadores de direcciones- cuatro bancos de memoria entrelazados- dos buffers de reordenación





Genera direccionesde memoria




Almacena lasreferencias a memoria




Transfiere los datosal SRF en orden



IMAGINE: Interface de red



IMAGINE: Interfase de red

Transfiere streams de un procesador a otro, a través de la red

Se utiliza en las instrucciones de enviar o recibir (SEND/RECEIVE)

Dispone de cuatro canales de entrada y cuatro canales de salida

Cada canal puede transferir 2 bytes cada ciclo de reloj



IMAGINE: Procesador



IMAGINE: Procesador

Un procesador externo ejecuta el programa y transfiere las instrucciones que operan con streams al IMAGINE a través del controlador interno de streams.



IMAGINE: Controlador de streams



IMAGINE: Controlador de streams

Recibe instrucciones del procesador

Las almacena en una cola de instrucciones pendientes

Determina qué instrucciones están preparadas para emitir

Existen unas señales de estado desde las unidades funcionales que determinan cuando se completa una operación

Se emiten a las unidades que estén libres, sin violar las dependencias

Este emisión pueden hacerse fuera de orden




A nivel de streams - La secuencia de kernels que forman la aplicación- Como están conectados esos kernels- Nombre y tamaño de los streams con los que se opera

A nivel de kernel- Especifica las operaciones a realizar con los datos





A nivel de streams (STREAMC)- La secuencia de kernels que forman la aplicación- Como están conectados esos kernels- Nombre y tamaño de los streams con los que se opera

A nivel de kernel - Especifica las operaciones a realizar con los datos





A nivel de streams (STREAMC)- La secuencia de kernels que forman la aplicación- Como están conectados esos kernels- Nombre y tamaño de los streams con los que se opera

A nivel de kernel (KERNELC)- Especifica las operaciones a realizar con los datos




KERNEL example1(istream<int> a,istream<int> b,ostream<int> c,uc<int> uc_amul,uc<int> uc_bmul){int amul = ucRead(uc_amul);int bmul = ucRead(uc_bmul);

loop_stream(a) {int ai, bi, ci;a >> ai;b >> bi;ci = select(ai > 0,ai * amul,bi * bmul);c << ci;

}}

Código ejecutado por un kernel (kernelC)

void main(){stream<int> a(256);stream<int> b(256);stream<int> c(512);stream<int> cEven = c(0, 512, FIXED, STRIDE, 2)uc<int> uc_amul = 2;uc<int> uc_bmul = 3;...example1(a, b, cEven, uc_amul, uc_bmul);...}

Código ejecutado en el procesador (StreamC)



IMAGINE está implementado con un proceso CMOS de 0,15 micras de Texas Instruments, operando a 500MHz

El chip mide menos de 16x16mm, incluyendo los pads

Necesita 456 pines y 21 millones de transistores

IMAGINE: Implementación



Merrimac

Bill DallyUniversidad de Stanford



MERRIMAC: Jerarquía de memoria



MERRIMAC



MERRIMAC: Clusters aritméticos



MERRIMAC



Diseño de microprocesadores para multimedia


Pedro Hernández FernándezAntonio Núñez

8 agosto 2004

name event date name event date 1 procesadores de streams 1 diseño de microprocesadores para...

Documents