A23

B22

C21

D20

E118

E219

01

12

23

34

45

56

67

78

89

910

1011

1113

1214

1315

1416

1517

U1

74154

D1

LED-RED

R1220

R2220

D2

LED-RED

R3220

D3

LED-RED D5

LED-RED

R4220

D4

LED-RED

R5220

D6

LED-RED

R6220

D7

LED-RED

R7

220

D8

LED-RED

R8

220

D9

LED-RED

R9

220

D10

LED-RED

R10

220

D11

LED-RED

R11220

D12

LED-RED

R12220

R13220

D13

LED-RED

R14220

D14

LED-REDD15

LED-REDD16

LED-RED

R15220

R16220

D015

Q03

D11

Q12

D210

Q26

D39

Q37

UP5

TCU12

DN4

TCD13

PL11

MR14

U2

74193

U2(UP)

INSTITUTO NACIONAL SANTA LUCIAINSTITUTO NACIONAL SANTA LUCIA

NOMBRE: _____________________________________________NOMBRE: _____________________________________________

SECCIÓN: ___________________SECCIÓN: ___________________

INSTRUCTORES:INSTRUCTORES:

SAN SALVADOR, ENERO DE 2012SAN SALVADOR, ENERO DE 2012

1

1-INTRODUCCIÓN A LA ELECTRÓNICA DIGITALQUE ES ELECTRÓNICA DIGITAL

es una parte de la electrónica que se encarga de sistemas electrónicos en los cuales la información está codificada en dos únicos estados. A dichos estados se les puede llamar "verdadero" o "falso", o más comúnmente 1 y 0, refiriéndose a que en un circuito electrónico digital hay dos niveles de tensión.Como todos sabemos, la electrónica moderna usa electrónica digital para realizar perfeccionamientos en la tecnología, muchas veces nos vemos frente a estos sin darnos cuenta, el llamado efecto Caja Negra.En el circuito lógico digital existe transmisión de información binaria entre sus circuitos. A primera instancia esto nos parece relativamente simple, pero los circuitos electrónicos son bastante complejos ya que su estructura esta compuesta por un número muy grande de circuitos simples, donde todos deben funcionar de la manera correcta, para lograr el resultado esperado y no obtener una información errónea .La información binaria que transmiten los circuitos ya mencionados, se representan de la siguiente forma:

1. "0" o "1"2. "Falso" o "Verdadero" 3. "On" y "Off " 4. "Abierto" o "Cerrado"

TIPOS DE SEÑALES ELÉCTRICAS.

Una señal analógica: es un tipo de señal generada por fenómenos

electromagnéticos y que es representable por una función matemática continúa en la que es variable su amplitud y periodo (representando un dato de información) en función del tiempo. Algunas magnitudes físicas comúnmente portadoras de una señal de este tipo son eléctricas como la intensidad, la tensión y la potencia, pero también pueden ser hidráulicas como la presión, térmicas como la temperatura, mecánicas, etc.

GENERERADOR DE ONDAS ANALOGIC FORMA DE ONDA

Valor lógico Si  /  "1" No  /  "0"

Símbolo 1 0

RealizaciónHay corriente

No hay corriente

Nivel de tensión alta (High)

Nivel de tensión baja (Low)

2

ONDA SENOIDAL SEÑAL MODULADA EN FRECUENCIA

SENAL DE SONIDO SEÑAL DIENTE DE SIERRA

SEÑAL DIGITAL

Las señales digitales son señales cuantificadas; solo varían a intervalos escalonados determinados. O sea entre un intervalo y el siguiente no puede tomar valores intermedios. La señal digital solo puede tomar dos estados diferentes se denomina señal Binaria. Este es el tipo de señal con el que operan los sistemas digitales.

SEÑAL DIGITAL DIAGRAMA DE TEMPORIZACIÓN DE UNA SEÑAL DIGITAL

SEÑAL ANALOGA

ESTADOS DE UNA SEÑAL DIGITALDIGITALIZADA

3

GENERADOR DE SEÑAL DIGITAL FORMA DE ONDA DE SEÑAL DIGITAL

NIVELES LÓGICOS DE VOLTAJE

las señales binarias también se conocen por bits. El termino bit es la abreviatura de BInary digit es la unidad mínima de información binaria

BIT= DIGITO BINARIOBYTE= GRUPO DE 8 BIT

Qué es un Circuito lógico?

Un circuito lógico es aquel que maneja la información en forma de "1" y "0", dos niveles de voltaje fijos. "1" nivel alto y "0" nivel bajo.

Estos circuitos están compuestos por elementos digitales como las compuertas: AND (Y),  OR (O),  NOT (NO) y combinaciones poco o muy complejas de estos. Estas combinaciones dan lugar a otros tipos de elementos digitales como los compuertas, entre otros

 La información binaria se representa en la forma de "0" y "1", un interruptor "abierto" o "cerrado", "On" y "Off", "falso" o "verdadero", en donde "0" representa falso y "1" verdadero.

Los circuitos lógicos se pueden representar de muchas maneras. En los circuitos siguientes la lámpara puede estar encendida o apagada ("on" o "off"), dependiendo de la posición del

4

interruptor. (apagado o encendido) 

CIRCUITO LOGICO “ON” = 1 CIRCUITO LOGICO “OFF” = 0

SISTEMAS DE NUMERACION

Un sistema de numeración es un conjunto de símbolos y reglas que permiten representar datos numéricos. Los sistemas de numeración actuales son sistemas posiciónales, que se caracterizan porque un símbolo tiene distinto valor según la posición que ocupa en la cifra.Los Sistemas de numeración son aquellos que permiten representar una cantidad de unidades de cualquier tipo.

Un sistema muy interesante y que todavía se utiliza es el sistema de los números romanos. Ver los equivalentes con algunos números en el Sistema decimal (el sistema que todos utilizamos)

I = 1II = 2III = 3IV = 4V = 5

VI = 6X = 10L = 50

C = 100M = 1000

En este caso para crear un número más o menos grande, basta con agrupar de manera adecuada estos símbolos y así se obtiene la representación del número deseado.

Ejemplo: 25 = XXV,  181 = CLXXXI,  2005 = MMV

Los sistemas de numeración actuales son sistemas posiciónales, que se caracterizan porque un símbolo tiene distinto valor según la posición que ocupa en la cifra.

SISTEMA DE NUMERACIÓN DECIMAL:

El sistema de numeración que utilizamos habitualmente es el decimal, que se compone de diez símbolos o dígitos (0, 1, 2, 3, 4, 5, 6, 7, 8 y 9) a los que otorga un valor dependiendo de la posición que ocupen en la cifra: unidades, decenas, centenas, millares, etc.

El valor de cada dígito está asociado al de una potencia de base 10, número que coincide con la cantidad de símbolos o dígitos del sistema decimal, y un exponente igual a la posición que ocupa el dígito menos uno, contando desde la derecha.

En el sistema decimal el número 528, por ejemplo, significa:

5 centenas + 2 decenas + 8 unidades, es decir:

5X102 + 2X101 + 8X100 o, lo que es lo mismo:

5

500 + 20 + 8 = 528

El número 327:

el "7" está en la posición de las unidades, así que vale 7 (o 7 "1"s),

el "2" está en la posición de las decenas, así que son 2 dieces (o veinte),

y el "3" está en la posición de las centenas, así que vale 3 cientos.

En el caso de números con decimales, la situación es análoga aunque, en este caso, algunos exponentes de las potencias serán negativos, concretamente el de los dígitos colocados a la derecha del separador decimal. Por ejemplo, el número 8245,97 se calcularía como:

8 millares + 2 centenas + 4 decenas + 5 unidades + 9 décimos + 7 céntimos

8X103 + 2X102 + 4X101 + 5X100 + 9X10-1 + 7X10-2, es decir:

8000 + 200 + 40 + 5 + 0,9 + 0,07 = 8245,97

6

 Sistema de numeración binario.

El sistema de numeración binario utiliza sólo dos dígitos, el cero (0) y el uno (1).

En una cifra binaria, cada dígito tiene distinto valor dependiendo de la posición que ocupe. El valor de cada posición es el de una potencia de base 2, elevada a un exponente igual a la posición del dígito menos uno. Se puede observar que, tal y como ocurría con el sistema decimal, la base de la potencia coincide con la cantidad de dígitos utilizados (2) para representar los números.

De acuerdo con estas reglas, el número binario 1011 tiene un valor que se calcula así:

1X23 + 0X22 + 1X21 + 1X20, es decir:

8 + 0 + 2 + 1 = 11

y para expresar que ambas cifras describen la misma cantidad lo escribimos así:

10112 = 1110

 CONVERSIÓN DE NÚMEROS DECIMALES A BINARIOS

Convertir un número decimal al sistema binario es muy sencillo: basta con realizar divisiones sucesivas por 2 y escribir los restos obtenidos en cada división en orden inverso al que han sido obtenidos.

Por ejemplo, para convertir al sistema binario el número 7710 haremos una serie de divisiones que arrojarán los restos siguientes y se ordenan como muestra la grafica:

7710 = 10011012

EL TAMAÑO DE LAS CIFRAS BINARIAS

La cantidad de dígitos necesarios para representar un número en el sistema binario es mayor que en el sistema decimal. En el ejemplo del párrafo anterior, para representar el número 77, que en el sistema decimal está compuesto tan sólo por dos dígitos, han necesitado siete dígitos en binario.

Para representar números grandes harán falta muchos más dígitos. Por ejemplo, para representar números mayores de 255 se necesitarán más de ocho dígitos, porque 28 = 256 y podemos afirmar, por tanto, que 255 es el número más grande que puede representarse con ocho dígitos.

Como regla general, con n dígitos binarios pueden representarse un máximo de 2n, números. El número más grande que puede escribirse con n dígitos es una unidad menos, es decir, 2n – 1. Con cuatro bits, por ejemplo, pueden representarse un total de 16 números, porque 24 = 16 y el mayor de dichos números es el 15, porque 24-1 = 15.

7

Ejercicios:

Expresa, en código binario, los números decimales siguientes: 191, 25, 67, 99, 135, 276

CONVERSION DE FRACCIONES DECIMAL A FRACCION BINARIA

 Para convertir una fracción decimal a binario, esta fracción debe ser multiplicada por dos y tomamos la parte entera del resultado, repetimos el proceso con la parte fraccionaria del resultado anterior, dándonos una nueva parte entera, y así sucesivamente hasta que la parte fraccionaria se haga 0 (cero) o que tengamos suficientes decimales que nos permita estar debajo de un determinado error.

Ej1 : Convertir el número 0,64037 decimal a fracción binaria

0,64037 * 2 = 1,28074

0,28074 * 2 = 0,56148

0,56148 * 2 = 1,12296

0,12296 * 2 = 0,24592

0,24592 * 2 = 0,49184

0,49184 * 2 = 0,98368

0,98368 * 2 = 1,96736

0,96736 * 2 = 1,93472

0,93472 * 2 = 1,86944

0,86944 * 2 = 1,73888

0, 6403710 = 0,10100011112

Ej 2 convertir el siguiente numero a decimal a binario6,83 (decimal) => 110,110101000111 (binario).Proceso:6 => 110 la parte entera0,83 · 2 = 1,66 => 10,66 · 2 = 1,32 => 10,32 · 2 = 0,64 => 00,64 · 2 = 1,28 => 10,28 · 2 = 0,56 => 00,56 · 2 = 1,12 => 10,12 · 2 = 0,24 => 00,24 · 2 = 0,48 => 00,48 · 2 = 0,96 => 00,96 · 2 = 1,92 => 1

8

0,92 · 2 = 1,84 => 10,84 · 2 = 1,68 => 1En orden: 110101000111 (binario)Parte entera: 110 (binario)Encadenando parte entera y fraccionaria: 110,110101000111 (binario)

CONVERSIÓN DE BINARIO A DECIMAL

El proceso para convertir un número del sistema binario al decimal es aún más sencillo; basta con desarrollar el número, teniendo en cuenta el valor de cada dígito en su posición, que es el de una potencia de 2, cuyo exponente es 0 en el bit situado más a la derecha, y se incrementa en una unidad según vamos avanzando posiciones hacia la izquierda.

Por ejemplo, para convertir el número binario 10100112 a decimal, lo desarrollamos teniendo en cuenta el valor de cada bit:

Ej.1 convertir el numero binaria o decimal 1010011

1X26 + 0X25 + 1X24 + 0X23 + 0X22 + 1X21 + 1X20 = 83

64 + 0 + 16 + 0 + 0 + 2 + 1 = 8310

10100112 = 8310

Debes recordar que para realizar la conversión de binario a decimal, realice lo siguiente:

1. Inicie por el lado derecho del número en binario, cada cifra multiplíquela por 2 elevado a la potencia consecutiva (comenzando por la potencia 0, 20).

2. Después de realizar cada una de las multiplicaciones, sume todas y el número resultante será el equivalente al sistema decimal.

(Los números de arriba indican la potencia a la que hay que elevar 2)

Ejemplos:

Binario a decimal (con parte fraccionaria binaria)

1. Inicie por el lado izquierdo (la primera cifra a la derecha de la coma), cada número multiplíquelo por 2 elevado a la potencia consecutiva a la inversa (comenzando por la potencia -1, 2-1).

2.Después de realizar cada una de las multiplicaciones, sume todas y el número resultante será el equivalente al sistema decimal.

9

Ej. 1

0,101001 (binario) = 0,640625(decimal). Proceso:

1 · 2 elevado a -1 = 0,50 · 2 elevado a -2 = 01 · 2 elevado a -3 = 0,1250 · 2 elevado a -4 = 00 · 2 elevado a -5 = 01 · 2 elevado a -6 = 0,015625La suma es: 0,640625

Ej.2

0.110111 (binario) = 0,859375(decimal). Proceso:

1 · 2 elevado a -1 = 0,51 · 2 elevado a -2 = 0,250 · 2 elevado a -3 = 01 · 2 elevado a -4 = 0,06251 · 2 elevado a -5 = 0,031251 · 2 elevado a -6 = 0,015625La suma es: 0,859375

Para cambiar de binario con decimales a decimal se hace exactamente igual, salvo que la posición cero (en la que el dos es elevado a la cero) es la que está a la izquierda de la coma y se cuenta hacia la derecha a partir de -1:

Sistema de numeración octal

El inconveniente de la codificación binaria es que la representación de algunos números resulta muy larga. Por este motivo se utilizan otros sistemas de numeración que resulten más cómodos de escribir: el sistema octal y el sistema hexadecimal. Afortunadamente, resulta muy fácil convertir un número binario a octal o a hexadecimal.

En el sistema de numeración octal, los números se representan mediante ocho dígitos diferentes: 0, 1, 2, 3, 4, 5, 6 y 7. Cada dígito tiene, naturalmente, un valor distinto dependiendo del lugar que ocupen. El valor de cada una de las posiciones viene determinado por las potencias de base 8.

Por ejemplo, el número octal 2738 tiene un valor que se calcula así:

2X82 + 7X81 + 3X80 =

2 X 64 + 7 X 8 + 3 X 1 =

128 + 56 + 3 = 18710

2738 = 18710

10

Forexample:

Convert(765)8 into decimal.

(765)8 = (7 x 82) + (6 x 81) + (5 x 80) = (7 x 64) + (6 x 8) + (5 x 1) = 448 + 48 + 5 = 501

(765)8 = (501)10

Convert (1336)8 to decimal:

(1336)8 = (1 x 83) + (3 x 82) + (3 x 81) + (6 x 80)= (1 x 512) + (3 x 64) + (3 x 8) + (6 x 1) = 512 + 192 + 24 +6 =734 (1336)8 = (734)10

Conversión de decimal a octal

Para convertir de decimal a octal el proceso es parecido a convertir decimal a binario solo tienes que dividir la cantidad decimal entre 8 hasta que no puedas más. Como lo muestra la grafica

Ej1. 12810 a octal (8)

12810 = 2008

Ej 285. 0510 A OCTAL (8)

11

Respuesta

435.03148 = 285.0510

Conversión de números binarios a octales y viceversa

Observa la tabla siguiente, con los siete primeros números expresados en los sistemas decimal, binario y octal:

DECIMAL BINARIO OCTAL

0 000 0

1 001 1

2 010 2

3 011 3

4 100 4

5 101 5

6 110 6

7 111 7

12

Cada dígito de un número octal se representa con tres dígitos en el sistema binario. Por tanto, el modo de convertir un número entre estos sistemas de numeración equivale a "expandir" cada dígito octal a tres dígitos binarios, o en "contraer" grupos de tres caracteres binarios a su correspondiente dígito octal.

Por ejemplo, para convertir el número binario 1010010112 a octal tomaremos grupos de tres bits y los sustituiremos por su equivalente octal:

1012 = 58

0012 = 18

0112 = 38

y, de ese modo: 1010010112 = 5138

 Sistema de numeración hexadecimal

En el sistema hexadecimal los números se representan con dieciséis símbolos: 0, 1, 2, 3, 4, 5, 6, 7, 8, 9, A, B, C, D, E y F. Se utilizan los caracteres A, B, C, D, E y F representando las cantidades decimales 10, 11, 12, 13, 14 y 15 respectivamente, porque no hay dígitos mayores que 9 en el sistema decimal. El valor de cada uno de estos símbolos depende, como es lógico, de su posición, que se calcula mediante potencias de base 16.

CONVERSION DE NUMEROS HEXADECIMAL A DECIMAL

Calculemos, a modo de ejemplo, el valor del número hexadecimal 1A3F16:

1A3F16 = 1X163 + AX162 + 3X161 + FX160

 1X4096 + 10X256 + 3X16 + 15X1 = 6719

1A3F16 = 671910

13

CONVERSIÓN ENTRE BINARIO Y HEXADECIMAL

La conversión entre binario y hexadecimal es igual al de la conversión octal y binario, pero teniendo en cuenta los caracteres hexadecimales, ya que se tienen que agrupar de 4 en 4. La conversión de binario a hexadecimal se realiza según el ejemplo siguiente:

Sistema binario Sistema Hexadecimal0000 00001 10010 20011 30100 40101 50110 6

Ejemplo: 1011111,1100012

Agrupando obtenemos el siguiente resultado:0101 1111, 1100 01002

Sustituyendo según la tabla logramos la conversión esperada:

5F, C416

14

0111 71000 81001 91010 A1011 B1100 C1101 D1110 E1111 F

La conversión de hexadecimal a binario simplemente sustituiremos cada carácter por su equivalente en binario, por ejemplo:

69DE16= 0110 1001 1101 11102

EJERCICIOS PROPUESTOS

1. Para pasar de binario a decimal

a) 110012                b) 10110110112         

2. Para pasar de decimal a binario

a) 86910                  b) 842610               

3. Para pasar de binario a octal

a) 1110101012        b) 11011, 012         

4. Para pasar de octal a binario

a) 20668                b) 142768             

5. Para pasar de binario a hexadecimal

a) 1100010002       b) 100010,1102     

6. Para pasar de hexadecimal a binario

a) 86BF16             b) 2D5E16            

7. Para pasar de octal a decimal

a) 1068                b) 7428               

8. Para pasar de decimal a octal:

a) 23610               b) 5274610           

15

1. 3 FAMILIAS LÓGICAS

Existen diversas formas de proporcionar estados lógicos altos y bajos en un circuito, para ellos se dispone de elementos electrónicos activos y pasivos tales como. transistores bipolares, JFET, MOSFET, diodos rectificadores y otros similares, pero mejorados en consumo de corriente.

Así, se agrupan los dispositivos en los circuitos integrados, para formar familias compuestas por elementos comunes, teniéndose la TTL, MOS, ECL, DTL, HTL y otros.Cada una de ellas poseen sus parámetros eléctricos particulares de voltaje, corriente y sus características eléctricas son representadas por manuales de los fabricantes.

Familia DTL:

La abreviatura DTL es para una lógica de diodo- transistor. Los diodos se usan para las compuertas and o las compuertas or y los transistores de uní juntura sirven para los inversores y amplificadores reforzadores.En realidad, cada diodo puede hacerse como la juntura emisor-base de un transistor integrado .La configuración básica de la familia DTL son las compuertas NAND. Familia TTL: La abreviatura TTL se usa para la lógica transistor-transistor, en lugar de diodos para la compuerta se utilizan transistores especialmente con emisor múltiple para las señales de entrada, de esta manera se ahorra espacio en el circuito integrado. La configuración del circuito básico es la compuerta NAND.

Familia ECL:

La abreviatura ECL es para la lógica de emisor acoplado. Cada señal de entrada aplica a la base de transistores separados con resistencia RE de emisor común para formar la compuerta, la salida conmutada por el emisor se acopla al seguidor de emisor por la salida. Este tipo de circuito es también llamado Lógica en modo de corriente, porque los transistores de entrada conmutan la corriente a través de la RE. La ventaja de esta familia es la alta velocidad para las compuertas de conmutación porque los transistores no están saturados y el típico tiempo de conmutación es de 5ns.

Familia MOS:

Estas abreviaturas significan la simetría complementaria usando transistores MOS de canal P y canal N , La ventaja es que no se necesitan transistores, lo cual permite muy alta densidad de compuertas en bloquecillos o lasca del circuito integrado y disipación de potencia es baja.La velocidad de conmutación es más o menos la misma que la de los transistores de juntura saturada con TTL.

16

A continuación se muestra una tabla con algunas características eléctricas de las familias lógicas.

TIPO/CARACTERISTICA

DTL RTL TTL STTL ECL CMOS

COMPUERTA BASICA NAND NOR NAND NAND OR/NOR NAND/NOR

Fan-in máximo 10 5 8 8 5 8

Fan-out típico 8-10 4 8-10 8-10 20-25 limitada

Potencia típica 10mW 12mW 1-25mW 2-25mW Alta 1mW máxima

Retardo nseg 30 20 6-33 3-10 1-2 25-35

Desempeño de ruido Bueno Aceptable Aceptable Aceptable Aceptable Muy bueno

Costo Bajo Bajo Bajo Medio Alto Medio

Disponible para circuitos complejos

Aceptable Aceptable a media Excelente Media Aceptable Media creciente

Tabla 2 .Características básicas de algunas familias lógicas.

2. COMPUERTAS LÓGICAS Y ALGEBRA DE BOOL.

2. 1 DESCRIPCION DE LAS COMPUERTAS LÓGICAS.

Se les conoce como compuertas lógicas a los circuitos que son capaces de proporcionar estados lógicos según su función y su tabla de verdad, es decir, de un esquema que ilustra el estado en que se debe de tener en su salida, dependiendo de los estados lógicos de entrada.

La función lógica es la expresión que muestra el estado lógico en una salida determinada del circuito, dependiendo de los estados lógicos de entrada.

La barra que se ubica sobre las variables de una expresión lógica indica negaciones de ellas, es decir, el estado lógico contrario de la variable.Toda compuerta consta solamente de una salida lógica, aunque puede tener varias entradas.

Las compuertas lógicas se representan a continuación.

COMPUERTA SÍMBOLO

17

Compuerta AND

Compuerta NAND

Compuerta OR

Compuerta NOR

Compuerta NOT

Compuerta XOR

Compuerta XNOR

X

Y

XY=Z

X

Y

XY=Z

XY

X+Y=Z

X

Y

X+Y=Z

X'

18

XY

X+Y=Z

Compuerta YES

Figura 2.1 Símbolos de las compuerta lógicas.

2.1.1 Compuerta OR (sumadora)

Hagamos que las letra A y B representen las variables lógicas independientes, cuando A y B se cambien con la operación OR el resultado X , se puede expresar de la siguiente manera: X = A+B.

En esta expresión el signo + no representa la adición ordinaria, en lugar denota la operación OR cuyas reglas se dan en la tabla de verdad.

Los aspectos importantes que deben de recordares en la operación OR y en las compuertas OR son: La operación OR produce un resultado de 1 lógico cuando cualquiera de sus entradas es

1 lógico. La operación OR produce un resultado de 0 lógico cuando únicamente sus entradas son 0

lógicos.

TABLA DE VERDAD SIMBOLO ESQUEMÁTICO

Figura 2.2 Tabla de verdad y símbolo esquemático de la compuerta OR.

2.1.2 compuerta NOR (sumadora e inversora)

Hagamos que las letra A y B representen las variables lógicas independientes, cuando A y B se cambien con la operación NOR el resultado X , se puede expresar de la siguiente manera: X = A+B.

X

A B X0 0 00 1 11 0 11 1 1

19

X

Y

X+Y=Z

X

Y

XY=Z

En esta expresión el signo + no representa la adición ordinaria, en lugar denota la operación NOR, con la barra simbolizamos la negación de la función lógica, cuyas reglas se dan en la tabla de verdad.Los aspectos importantes que deben de recordares en la operación NOR y en las compuertas NOR son:

La operación NOR produce un resultado de 1 lógico cuando sus entradas son 0 lógico. La operación NOR produce un resultado de 0 lógico cuando cualquiera de sus entradas

sean 1 lógicos o ambas entradas sean 1 lógicos.

TABLA DE VERDAD SIMBOLO ESQUEMATICO

Figura 2.3. Tabla de verdad y símbolo esquemático de la compuerta NOR.

2.1.3 compuerta AND (multiplicadora)

Al observar la tabla de verdad, se advierte que la multiplicación AND es exactamente igual que la multiplicación ordinaria.

Siempre que A o B sean 0 lógicos su producto será 0 lógico, cuando A o B sean 1 lógicos su producto será de 1 lógico.

Por lo tanto, podemos decir que en la operación AND el resultado será 1 sólo si todas las entradas son 1, en todos los otros casos será 0.La expresión lógica se denota por: X = A. B y se lee por x es igual a A AND B, omitiendo el signo de la multiplicación como se hace en la multiplicación ordinaria.

TABLA DE VERDAD SIMBOLO ESQUEMATICO

Figura 2.4 Tabla de verdad y símbolo esquemático de la compuerta AND.

2.1.4 compuerta NAND (multiplicadora e invierte el resultado)

A B X0 0 10 1 01 0 01 1 0

A B X0 0 00 1 01 0 01 1 1

20

X

Y

XY=Z

X'

Al observar la tabla de verdad, se advierte que la multiplicación NAND es exactamente igual que la multiplicación ordinaria.

Siempre que A o B sean 0 lógicos su producto será 1 lógico, cuando A o B sean 1 lógicos su producto será de 0 lógico.

Por lo tanto, podemos decir que en la operación NAND el resultado será 1 sólo si En cualquiera de sus entradas son 0, en caso particular que las entradas sean 1 entonces el resultado será 0.La expresión lógica se denota por: X = A. B y se lee por x es igual a A NAND B, omitiendo el signo de la multiplicación como se hace en la multiplicación ordinaria.

Figura 2.5. Tabla de verdad y símbolo esquemático de la compuerta NAND.

2.2.5 compuerta NOT o inversor.La operación NOT difiere de las operaciones anteriores (AND Y OR) ya que esta se puede efectuarse con una sola variable de entrada. Por ejemplo, si la variable es A se somete a la operación NOT, el resultado se puede representar como X = A en donde la barra representa la inversión o negación del estado lógico de la entrada.

Por tanto, la compuerta NOT es un dispositivo que invierte el estado lógico de la entrada respecto a la salida. Su tabla de verdad nos representa las posibles combinaciones que se pueden hacer con el inversor.

TABLA DE VERDAD SIMBOLO ESQUEMATICO

Figura 2.6. Tabla de verdad y símbolo esquemático de la compuerta NOT.

2.2.6 compuerta YES o buffer.Este tipo de compuerta es la mas sencilla de operar ya que su función principal es el aumento de corriente del estado lógico de la entrada con respecto a la salida es decir, el estado lógico de la entrada se mantiene a la salida ( no lo cambia ).

A B X0 0 10 1 11 0 11 1 0

X X’0 1

1 1

21

X

La expresión lógica se representa de la siguiente manera: Si A es la variable la salida sigue siendo A, es decir X = A

Figura 2.7. Tabla de verdad y símbolo esquemático de la compuerta YES.2.2.7 compuerta OR – Exclusiva (EX –OR)

Este tipo de compuerta efectúa una suma – multiplicación. Su tabla de verdad nos representa los valores que se deben de tomar como resultado de la misma.La salida es un 1 lógico cuando una de las entrada sea un 1 lógico, es decir, responde a sólo cuando un número impar de entradas es un 1 lógico y será 0 lógico cuando las entradas sean un número par de 1 ó 0 lógicos.

La expresión lógica se representa por: X = A + B , se lee X igual a A XOR B.

TABLA DE VERDAD SIMBOLO ESQUEMATICO

Figura 2.8. Tabla de verdad y símbolo esquemático de la compuerta XOR.

2.2.8 compuerta NOR –exclusiva (EX –NOR)

Este tipo de compuerta efectúa una suma – multiplicación su tabla de verdad nos representa los valores que se deben de tomar como resultado de la misma.

La salida es un 0 lógico cuando una de las entradas sea un 0 lógico, es decir, responde a sólo cuando un número impar de entradas es un 0 lógico y será 1 lógico cuando las entradas sean un número par de 1 ó 0 lógicos.

La expresión lógica se representa por: X =A + B , TABLA DE VERDAD SIMBOLO ESQUEMATICO

X X0 0

1 1

A B X0 0 00 1 11 0 11 1 0

A B X0 0 10 1 01 0 01 1 1

22

Figura 2.9. Tabla de verdad y símbolo esquemático de la compuerta XNOR.

2.2 FACTOR DE CARGA PARA CIRCUITOS DIGITALES.

Aunque los circuitos tienen establecidos los valores de tensión y de corriente para cada estado lógico es importante conocer la capacidad que tienen para proporcionar o recibir corrientes de otros dispositivos, por ello el fabricante presenta las característica eléctricas en los manuales de especificaciones técnicas, considerando valores mínimos y máximos de corriente.

2.2.1 Parámetros de corriente y voltaje.

VIH (min) = Voltaje de entrada de nivel alto: Nivel de voltaje que se requiere para un 1 lógico en una entrada, cualquier voltaje debajo de este nivel no será aceptado como un alto por el circuito lógico. VIL (max) = Voltaje de entrada de nivel bajo: Nivel de voltaje que se necesita para un 0 lógico en una entrada, cualquier voltaje que este sobre de este nivel no será aceptado como un bajo por el circuito lógico.

VOH (min) = Voltaje de salida de nivel alto: Nivel de voltaje en la salida de un circuito lógico para un 1 lógico , por lo general se especifica el valor mínimo de VOH.

VOL (max) = Voltaje de salida de nivel bajo: Nivel de voltaje en la salida de un circuito lógico para un 0 lógico , por lo general se especifica el valor máximo de VO l.

IIH = Corriente de entrada de nivel alto: Corriente que fluye en una entrada cuando se aplica un voltaje de nivel alto específico a dicha entrada.

IIL = Corriente de entrada de nivel bajo: Corriente que fluye en una entrada cuando se aplica un voltaje de nivel bajo específico a dicha entrada.IOH = Corriente de salida de nivel alto: Corriente que fluye desde una salida en un voltaje de nivel alto de carga específica .IOL = Corriente de salida de nivel bajo: Corriente que fluye desde una salida en un voltaje de nivel bajo de carga específica.

En la siguiente figura se puede observar los parámetros más básicos de una compuertaLógica.

23

ALTOBAJO+5V

Figura 2.10 Corrientes y voltajes en los dos estados lógicos.2.2.2 Factor de carga de salida ( fan-out).

En general, la salida de un circuito lógico debe de manejar varias entradas lógicas. El factor de carga de salida se define como el número máximo de entradas lógicas estándar que una salida puede manejar confiablemente.Por ejemplo, una compuerta lógica que se especifica con un factor de carga de 10 puede manejar 10 entradas lógicas normales. Si este número es excedido, no puede garantizar los voltajes del nivel lógico de salida.

Es importante analizar las corrientes que demandarán los dispositivos de un circuito, antes de ubicar un IC que sirva para suministrar esa corriente.

Por consiguiente, existen técnicas para aumentar la corriente de un circuito digital, las cuales se mencionarán a continuación:

Caso 1. conexión de 2 o mas compuertas yes o not en paralelo.

Para ello se sugiere que las compuertas sean del mismo IC para que cambien su estado lógico y a la vez no exista la posibilidad de corto circuito entre sus salidas.

Por ejemplo, se tiene el circuito A que puede proporcionar una corriente en alto de 0.8mA y en estado bajo de 45mA . Por otro lado el circuito B necesita 0.6mA en estado alto y 6mA en estado bajo. Se observa que el circuito A no puede cumplir la demanda del circuito B y de propone la solución siguiente:

Ubicar 2 compuertas YES o NOT en paralelo como se muestra en la figura 12 , para el caso se colocaron 2 YES , si cada una proporciona 4mA en bajo y 0.4mA en alto ambas tendrán una capacidad de 8mA en bajo y de 0.8mA en alto , esta capacidad es suficiente para alimentar el circuito B.

24

A B

IOH=0.4mA IIH=0.6mAIOL=4mA IIL=6mA

IOH=0.3mAIOL=3mA

Figura 2.11 Diagrama a bloque del circuito A y circuito B. Caso 2. Ubicación de resistencias entre las salidas del circuito y fuente de alimentación.Existen otras circunstancias en que, la corriente que proporciona el dispositivo no es necesaria para alimentar la entrada de otro componente digital o analógico, por lo que se hace una conexión de resistencias en paralelo a la fuente de alimentación.Ante esta situación se opta por: 1 -Se ubica resistencias de valor RL entre las salidas del circuito ( o compuertas ) y la fuente de alimentación.

2-Se efectúa un análisis de nodo considerando las corrientes máximas de los dispositivos conectados al nodo y se encuentra aquella corriente que pasa por RL y que equilibra al nodo de acuerdo a la primera ley de Kirchhoff .

3-Se encuentra el valor de RL que permite el flujo de la corriente, obtenido en el numeral anterior.

Este procedimiento se analizará con un ejemplo, como se muestra en la figura 13.Se recomienda hacer el análisis del nodo en que se conecta la salida del circuito, que se pretende amplificar la corriente y RL para comprobar que la corriente dada por el circuito y la que circula por la RL son suficientes para alimentar al sistema.

El proceso anterior se explica mejor con el siguiente ejemplo: La capacidad de las compuertas 74LS04 para proporcionar corriente con 1 lógico es de 0.4mA y para 0 lógico es de 8mA, se necesita controlar la corriente de base para una transistor NPN que para un 1 lógico requiere de 10mA y para 0 lógico requiere 0mA.

SOLUCION: Se ubica RL entre Vcc y el nodo como se muestra en la figura 2.12 que une la salida de la compuerta y la base del transistor , al realizar un análisis de nodo se tiene que:

Figura 2.12. Circuito de aplicación de factor de carga PARA UN 1 LOGICO .

La corriente que sale de la compuerta es de 0.4mA ,la que entra a la base es de 10mA, esto quiere decir que por la RL debe circular una corriente de 9.6mA.Si a la salida de la compuerta hay 2.0v como mínimo se despeja la RL de la ecuación.

25

RL = Vcc – 2.0v = 5.0v - 2.0v = 312.5 Ohmios. 9.6mA 9.6mA

PARA UN 0 LOGICO .

La corriente que sale de la compuerta es de 8mA ,la que entra a la base es de 0mA, esto quiere decir que por la RL debe circular una corriente de 8.0mA.Si a la salida de la compuerta hay 0.4v como mínimo se despeja la RL de la ecuación.

RL = Vcc – 0.4v = 5.0v - 0.4v = 575 Ohmios. 8.0mA 8.0mA

Conclusión: Como se tiene dos valores de RL se toma el mínimo porque es aquel valor de activa al transistor mencionado en el problema.

2.3. ALGEBRA DE BOOLE

El álgebra booleana es la que tiene que ver con variables binarias y operaciones lógicas. Las variables se designan por letras del alfabeto, y las tres operaciones lógicas básicas son AND, OR y el complemento. Una función booleana consta de una expresión algebraica formada con variables binarias, las constantes 0 y 1, los símbolos de las operaciones lógicas, paréntesis y un signo igual. Para un valor dado de las variables binarias, la función booleana puede ser igual a 1 o 0.

2.3.1 Propiedades del álgebra de boole

Propiedad asociativa: Esta propiedad afirma que podemos agrupar las variables en una expresión AND o en una OR en la forma que se desee. Por ejemplo: X*(Y*Z) = (X*Y)*Z.

Propiedad o ley conmutativa. Esta propiedad nos indica que no importa el orden en que operemos dos variables con OR y AND; el resultado es el mismo. Por ejemplo X*Y = Y*X.

Propiedad distributiva: esta propiedad afirma que una expresión puede desarrollarse multiplicando termino a termino, como en el álgebra ordinaria. Este teorema indica asimismo que podemos factorizar una expresión. Es decir, si tenemos una suma de dos o mas términos, y cada uno contiene una variable común, esta se puede factorizar como

26

en el álgebra ordinaria. Por ejemplo, si tenemos la expresión AB´C + A´B´C´, podemos factorizar la variable B´:

AB´C + A´B´C´ = B´(AC+A´C´) POSTULADOS Y TEOREMAS BÁSICOS DEL ÁLGEBRA DE BOOLE.

1 a) X + 0 = X 2 b) X 1 = X3 a) X + X' = 1 4 b) X X' = 05 a) X + X = X 6 b) X X = X7 a) X + 1 = 1 8 b) X 0 = 09 Convoluciòn (X')' = X10 a) X + Y = Y + X 11 b) X Y= Y X Conmutativa12 a) X + (Y + Z)= (X + Y) + Z 13 b) X(YZ) = (XY)Z Asociativa14 a) X(Y+Z) = XY + XZ 15 b) X+YZ = (X+Y)(X+Z) Distributiva16 a) (X+Y)' = X'Y' 17 b) (XY)'=X'+Y' Demorgan18 a) X + XY = X 19 b) X (X + Y) = X

2.3.2 Funciones booleanas

Como ya sabemos, una función de boole está formada por variables binarias, los operadores lógicos AND, OR, NOT, paréntesis y el signo igual ( = ). Una función lógica puede tener dos y sólo dos valores: 0 y 1. Ejemplos:

F1 = XYZ'

Figura 2.13Una compuerta AND puede tener, en teoría, de 2 hasta n entradas.

F2 = X + Y' Z

Figura 2.14

F3 = X' Y' Z + X' Y Z + X Y'

27

X

ZY F1

X

ZY

F2

Figura 2.15

F4 = X Y' + X' Y

Figura 2.16

F5 = X' Y' Z + X' Y Z' + Z

Figura 2.17Tabla de verdad:

2.3.3 Simplificación de expresiones booleanas

28

X

YF4

F5

X

Y

Z

X Y Z F1 F2 F3 F4 F5

0 0 0 0 0 0 0 00 0 1 0 1 1 0 10 1 0 0 0 0 1 10 1 1 0 0 1 1 11 0 0 0 1 1 1 01 0 1 0 1 1 1 11 1 0 1 1 0 0 01 1 1 0 1 0 0 1

X

Z

Y

F3

Cuando una función de Boole se ejecuta por medio de compuertas lógicas, cada literal o letra de la función designa una entrada a cada compuerta y cada término se realiza con una compuerta. La minimización del número de literales y el número de términos dará como resultado un circuito con menos componentes. No es siempre posible minimizar ambos simultáneamente.

Reducir las siguientes funciones al mínimo de literales:

1) X + X'Y = (X + X') (X + Y) = 1(X + Y) = X + Y

Figura 2.18

2) X (X' + Y ) = X X' + X Y = 0 + X Y = X Y

Figura 2.19

3) X' Y' Z + X' Y Z + X Y' = X' Z( Y' + Y ) + X Y' = X' Z + X Y'

Figura 2.202.3.4 Teoremas de DEMORGAN

29

X

Y

Z

XYZX'ZXY'X'Z+XY'000000001101010000011101100011101011110000111

000

X

YX

Y

XYXY0000101001

11

XY

XY

XYX+Y000011101111

Adicional a los postulados de BOOL el estudiante de electrónica debe de conocer y aplicar los teoremas de DEMORGAN , con los cuales se facilita la simplificación de expresiones lógicas de gran magnitud.

Los teoremas de DEMORGAN son de extrema utilidad en la simplificación de expresiones debido a que en los cuales se invierte la suma producto de variables.

Los 2 teoremas fundamentales son:1- ( A+B+C+...) = ( A. B. C. ....)

2- ( A.B.C. ..) = (A +B + C+..)

PRACTICA # 2TEMA: ÁLGEBRA DE BOOLE Y TEOREMAS DE DEMORGAN

OBJETIVOS: Aplicar los teoremas del álgebra de boole para simplificar expresiones boolenas Obtener las tablas de verdad y la función lógica de circuitos combinacionales con

compuertas. Obtener circuitos lógicos a partir de una función lógica Implementar circuitos lógicos para comprobar su tabla de verdad. Simplificar expresiones boolenas utilizando los teoremas de DEMORGAN

PROCEDIMIENTO:

1- Obtener las tablas de verdad y la función lógica de los siguientes circuitos combinacionales :

F

U3B

U2C

U3A

C

B

A

U1C

U2B

U2A

U1B

U1A

Circuito combinacional # 1

30

F2

U3A

U4A

U2B

U2A

C

B

A

U1B

U1A

Circuito combinacional # 2

2- Implemente los circuitos combinacionales 1 y 2 comprobando las tablas de verdad y su función lógica.

3- Dibuje los circuitos lógicos que cumplan con las siguientes funciones lógicasF1= ABC+ A´BC´F2= ABC+ABC´+AB´CF3= AB (C+AB´)+ A´BC

4-Obtenga las tablas de verdad para las funciones lógicas anteriores e implemente los circuitos lógicos comprobando dichas tablas.

5-Obtener con ayuda del álgebra de Bool la simplificación de las funciones lógicas del numeral 3,construyendo los circuitos lógicos de dichas funciones.

6-Obtenga las tablas de verdad de las funciones simplificadas y responda si se obtienen los mismos resultados.

TEOREMAS DE DEMORGAN

7-Simplifique las siguientes funciones lógicas:

f1= A +B . C

f2=(A+BC).(D+EF)

f3=( A+B) . (B+D)

8-Elabore las tablas de verdad y su circuito lógico de las funciones anteriores .

9-Implemente los circuitos lógicos de las funciones simplificadas del numera 7.

31

2.5 MAPAS DE KARNAUGH

El mapa de Karnaugh es un método gráfico para la simplificación de expresiones lógicas o para convertir una tabla lógica en un circuito lógico correspondiente en un proceso simple y ordenado.Este método se puede utilizar para resolver problemas con cualquier número de variables.

Formato del mapa de Karnaugh. El mapa de K, al igual que una tabla de verdad, es un medio para demostrar la relación entre las entradas lógicas y la salida que se busca. En la figura 21 se muestran tres ejemplos de mapas de K para dos, tres y cuatro variables junto con las tablas de verdad correspondientes.

Figura 2.21. Ejemplos de mapas de Karnaugh.

32

Ejercicios:1) Obtener las funciones simplificadas de las tablas de verdad que se muestran a continuación, haciendo uso de los mapas de Karnaugh

2) Determine las expresiones mínimas para cada mapa K de la figura 2.22

1 1 1 1 1 1 0 00 0 0 10 1 1 0

(a) (b)

( C)

Figura 2.22

A B C F1 F2 F30 0 0 0 1 00 0 1 1 1 10 1 0 0 0 10 1 1 1 0 11 0 0 0 1 01 0 1 1 1 01 1 0 1 0 01 1 1 1 0 0

1 1

0 0

1 0

1 0

1 0 1 11 0 0 10 0 0 01 0 1 1

33

2.6 APLICACIÓN DE LAS COMPUERTAS LÓGICAS y DISEÑO DE CIRCUITOS LÓGICOS.

2.6.1 Pasos para el diseño de circuitos combinacionales

1. Se enuncia el problema2. Se determina el número requerido de variables de entrada y el número requerido de

variables de salida.3. Se le asignan letras a las variables de entrada y salida.4. Se deduce la tabla de verdad que define las relaciones entre las entradas y las salidas.5. Se obtiene la función de Boole simplificada para cada salida 6. Se dibuja el diagrama de compuertas

EJEMPLO : Se necesita controlar el funcionamiento de un horno industrial, bajo las siguientes condiciones:

a) Enciende solamente con el interruptor OFF/ON en la posición de ON.b) Active la resistencia térmica cuando la temperatura sea menor de 100 grados

centígrados, para ello el sistema tiene un circuito auxiliar que proporciona un 1 lógico cuando la temperatura es menor de 100 grados y 0 lógico en el otro caso.

c) Que pueda activarse la resistencia térmica solamente cuando la compuerta del horno se encuentre cerrada.

SOLUCION:

Al asignar las variables se tiene:

A- Posición del interruptor 1:ON 0:OFFB- Temperatura 1<100° 0>100°C- Compuerta del horno 1:abierta 0:cerrada

La tabla de verdad que se genera, el circuito a bloques y lógico se muestra a continuación.:

C B A F0 0 0 00 0 1 00 1 0 00 1 1 11 0 0 01 0 1 01 1 0 01 1 1 0

34

Interruptor de prueba

Figura 2.23 Tabla de verdad , diagrama a bloque s y circuito lógico.

PRACTICA # 3TEMA: DISEÑO DE CIRCUITOS DE APLICACIÓN CON COMPUERTAS

OBJETIVOS: Implementar circuitos de aplicación con compuertas lógicas. Diseñar circuitos de aplicación con compuertas utilizando Mapas de Karnaugh,

simplificación de expresiones boolenas y otras técnicas para el diseño de circuitos.

1-Diseñe e implemente un circuito lógico cuya salida sea alta siempre que A y B sean altas,en tanto que C y D sean ambas altas o ambas bajas, elabore su tabla de verdad e implemente el circuito.

2-Cuatro tanques de gran capacidad de una planta química contienen diferentes líquidos sometidos a calentamiento. Se utilizan sensores de nivel de líquido para detectar si el nivel de líquido de los tanques A y B excede el nivel predeterminado. Los sensores de temperatura de los tanques C y D detectan cuando la temperatura de estos tanques desciende de un límite prescrito. Suponga que la salida A y B del sensor del nivel de líquido son bajos cuando el nivel es satisfactorio y alto cuando es demasiado alto. Asimismo , las salidas C y D del sensor de temperatura son bajas cuando la temperatura es satisfactoria y alta cuando la temperatura es demasiado baja. Diseñe un circuito lógico que detecte el nivel del tanque A o B es demasiado alto al mismo tiempo que en la temperatura del tanque C o en el D es demasiado baja, elabore su tabla de verdad e impleméntelo.

3-Diseñe e implemente un circuito lógico a una señal de entrada A pasar hacia la salida solamente cuando la entrada de control B sea baja, en tanto, que la entrada de control C sea alta en caso contrario la salida es baja. Implemente el circuito lógico.

35

Sensor de temperaturaInterruptor on/off

Circuito combinacional

Interfase a res térmicas

OUT

A

B

CU2A

U1A

4- Diseñe e implemente un circuito para una chapa eléctrica la cual se activara únicamente cuando se coloque la combinación correcta de los interruptores de entrada. Cualquier combinación incorrecta activara una alarma. También se incluye una combinación donde la chapa y la alarma estén desactivadas.Nota: son tres interruptores de entrada.

5- Implemente el circuito de la siguiente figura y compruebe el funcionamiento del oscilador a compuerta, midiendo la frecuencia con el osciloscopio y dibújela.

6- Implemente y explique el funcionamiento del siguiente circuito interruptor lógico CMOS

sin rebote

OUT

S1

R2100K

R1100K

U1B

U1A

7- Implemente en breadboard un probador lógico como parte de los circuitos de aplicación

con compuertas que sea de su propio diseño o tomado de algún autor.

Nota: el circuito tiene que mostrar el estado alto, estado bajo y pulsos.

8- Una vez diseñado pruébelo y realice cambios si es necesario.

9- Por ultimo constrúyalo en circuito impreso y móntelo en un chasis de su opción.

3 CIRCUITOS COMBINACIONALES

3.1 CODIFICADORES:

36

74lsc4

431 2

74lsc4

+

C10.1uF

R1330 ohms

salida

U1BU1A

Es un circuito combinacional formado por 2 a la n entradas y n salidas cuya función es tal

que cuando una sola entrada adopta un determinado valor lógico ( 0 o 1, según las

propiedades del circuito) las salidas representan en binario el número de orden de la entrada

que adopte el valor activo.

Los codificadores comerciales construidos con tecnología MSI son prioritarios, esto quiere

decir que la combinación presente a la salida será la correspondiente a la entrada activa de

mayor valor decimal.

El diseño de un codificador se realiza como el de cualquier circuito combinacional.

En la figura 3.1 se muestra el diagrama general de un codificador con M entradas y N

salidas. Aquí las entradas son activas en alto lo cual significa que normalmente son bajas

Figura 3.1 Diagrama general de un codificador

3.1.1Codificador de prioridad.

Existe otra versión de este circuito denominado codificador de prioridad, que incluye la lógica necesaria para asegurar que cuando dos o más entradas sean activadas al mismo tiempo, el código de la salida responde al de la entrada que tiene asociado el mayor de los números.

3.1.2 Codificador con prioridad de decimal a bcd 74LS147.

En la figura 3.2 se muestra la distribución de pines y la tabla de verdad para el 74LS147 el cual funciona como codificador de prioridad de decimal a BCD.

37

Figura 3.2. Distribución de pines y tabla de verdad para el 74LS147

El circuito tiene 9 líneas activas en bajo que representan los dígitos desde 1 hasta 9 y produce como salida un código BCD invertido (negado) correspondiente a la entrada activa que tiene el mayor número.En la primera línea de la tabla de verdad se representan todas las entradas inactivas es decir, en estado ALTO.De manera similar, los demás renglones de la tabla señalan que un estado bajo en cualquier entrada, siempre y cuando las entradas que tienen una numeración mayor se encuentren en alto, produce como salida un código BCD negado para dicha salida.Las salidas se encuentran en estado alto normalmente cuando ninguna de las entradas está activa. Esto corresponde a la condición de entrada del cero decimal. Las salidas negadas del 74LS147 pueden convertirse en BCD normal conectando inversores a dichas salidas, como se muestra en la figura 3.3.

Figura 3.3 Codificador decimal a BCD.

3.2 DECODIFICADORES:

Son circuitos combinacionales de N entradas y un número de salidas menor o igual a 2 n.

Básicamente funciona de manera que al aparecer una combinación binaria en sus entradas,

se activa una sola de sus salidas (no siempre).

Los codificadores realizan la función inversa a los codificadores. Un decodificador

selecciona una de las salidas dependiendo de la combinación binaria presente a la entrada.

3.2.1 Decodificador 74LS138:

Es un circuito construido con tecnología TTL. Tiene 3 líneas de entrada y 8 de salida.

Aplicando una combinación BCD a su entrada, activa la correspondiente línea de salida.

38

A

B

C

D

U2D

U2C

U2B

U2A

74147I9I8I7I6I5I4I3I2I1

A0A1A2A3

U1

En la figura 3.4 se muestra el símbolo del decodificador 74lS138 y su tabla de verdad

Figura 3.4 Diagrama lógico y tabla de verdad del 74LS138

Algunos decodificadores poseen una o más entradas de habilitación que se utilizan para controlar la operación del decodificador.Estas entrada de habilitación pueden ser activadas en alto o bajo dependiendo del tipo de decodificador. Por ejemplo el decodificador 74LS138 posee 2 entradas de habilitación en bajo ( G2A y G2B) y una en alto (G1) tal como se muestra en la figura 3.4

3.2.2 Decodificador de BCD a decimal.

En la figura 3.5 se muestra un decodificador de decimal a BCD ( 74LS42) y su tabla de verdad . El circuito también se encuentra como 74HC42 , cada salida cambia hacia el nivel bajo solo cuando se aplica su correspondiente entrada BCD. Este decodificador se conoce también como decodificador de 4 a 10 y no posee entrada de habilitación, pero se puede utilizar la entrada D con habilitación en algunos casos.

Figura 3.5 Decodificador de BCD a decimal y tabla de

verdad.

39

3.2.3 Decodificadores /Manejadores de BCD a siete segmentos.

Muchas presentaciones numéricas en dispositivos de visualización utilizan una configuración de 7 segmentos como se muestra en la figura 3.6 , para formar los caracteres decimales de 0 al 9 y algunas veces de caracteres hexadecimales de A a F .

Figura 3.6 Configuración de 7 segmentos activos para cada dígito.

Cada segmento esta fabricado de un material que emite luz cuando se pasa la corriente a través de él. Se utiliza el decodificador de BCD a 7 segmento para tomar una entrada de BCD de 4 bits y dar las salidas que pasarán corriente a través de los segmentos indicados para presentar el dígito decimal.

En la figura 3.7 se muestra un decodificador de BCD a 7 segmentos en forma particular el 74LS47 o 74LS46 que son decodificadores para presentadores ánodo común , es decir , que todos los ánodos están conectados a +Vcc y los cátodos están conectados a través de una resistencia limitadora de corriente a las salidas del decodificador .

Este tipo de decodificador posee salidas activas en bajo, aunque existen decodificadores con salidas activas en alto tal es el caso del 74LS48 que es un decodificador para presentadores cátodo común.

40

Figura 3.7 Decodificador de BCD a 7 segmentos para presentador ánodo común.

PRACTICA # 4.

TEMA: CIRCUITOS CODIFICADORES Y DECODIFICADORES

OBJETIVOS: Analizar el funcionamiento de los circuitos codificadores y decodificadores Implementar circuitos codificadores y decodificadores para comprobar su tabla de

verdad.

CODIFICADOR.

PROCEDIMIENTO.

1-Con ayuda del manual TTL compruebe la tabla de verdad del 74LS147 implementando su conexión básica.

2 -Implemente el circuito de la figura 3.8 y explique el funcionamiento del mismo.

+V

V15V

S1

R11k

C

B

A

4

3

2

1

U1B

U1A

Figura 3.8

1- Analice el funcionamiento e implemente en circuito de la figura 3.9 y elabore su propia conclusión.

41

+V

V35V

S2

R31k

+V

V25V

R21k

S1

+V

V15V

abcdefg.

V+

DISP1

R122074LS47

A3A2A1A0

testRBI

gfedcba

RBO

U274147I9I8I7I6I5I4I3I2I1

A0A1A2A3

U1

Figura 3.9 Funcionamiento del 74LS147

DECODIFICADOR.

1- Con ayuda del manual TTL compruebe la tabla de verdad del 74LS138 Y Explique su funcionamiento como decodificador .

2- Compruebe el funcionamiento del circuito de la figura 3.9, y explique cómo considera el funcionamiento de dicho circuito.

Y3

Y2

Y1

Y0

BA

U2B

U2A

U1D

U1C

U1B

U1A

Figura 3.9. Decodificador de 2 a 4 líneas con salidas activas en alto.

42

3- Implemente el circuito de la figura 3.9, explicando el funcionamiento del 74LS138 conectado como decodificador de 4 a 16 líneas.

R2330

D2LED1

+V

V35V

+V

V25V

D1LED1

R1330

+V5V

DCBA

74LS138

A2A1A0

E3E2E1

Q7Q6Q5Q4Q3Q2Q1Q0

U274LS138

74LS138

A2A1A0

E3E2E1

Q7Q6Q5Q4Q3Q2Q1Q0

U174LS138

Figura 3.9 Decodificador de 4 a 16 líneas.

4- Diseñe un circuito decodificador de 5 a 32 líneas utilizando el 74LS138 y explique el funcionamiento.

5- Implemente el circuito de la figura 3.10 y explique cual es el fenómeno que se da con los pines habilitadores del 74LS138.

43

+V

V55V

S4

R21k

+V5V

+V5V

+V5V

S3S2

S1

D1LED1

+V

V25V

74LS138

A2A1A0

E3E2E1

Q7Q6Q5Q4Q3Q2Q1Q0

U274LS13874147

I9I8I7I6I5I4I3I2I1

A0A1A2A3

U1

R1330

Figura 3.10

6- Compruebe la tabla de verdad para el 74LS47 y haga su respectiva conexión a un presentador de 7 segmentos ánodo común.

7- Utilizando el circuito del numeral anterior haga las siguientes pruebas:

a) Coloque el pin LT a +Vcc, explique que sucede?b) Coloque el pin LT a tierra , explique que sucede?c) Coloque el pin BI a +Vcc, explique que sucede?d) Coloque el pin BI a tierra, explique que sucede?e) Coloque el pin RBI a +Vcc, explique que sucede?f) Coloque el pin RBI a tierra, explique que sucede?

10-Compruebe con ayuda del TTL el funcionamiento del decodificador 74LS42 . Establezca diferencias con el 74LS47 y con 74LS138.

44

MULTIPLEXORES:

La función de multiplexar consiste en enviar por un solo canal de salida alguna de las

informaciones presentes en varias líneas de entrada.

Los circuitos que realizan esta función se llaman Multiplexores y están formados por N

líneas de entrada de información, una salida y n entradas de control. La relación entre las

entradas de información y las de control es la siguiente:

N=2n

MULTIPLEXADOR 74 LS 151:

Es un circuito de 8 líneas de entrada, tres de selección A, B y C, y una de inhibición, S.

Dispone también de dos salidas complementarias Y y W.

La entrada d inhibición S a nivel alto fuerza las salidas Y y W a nivel bajo y alto

respectivamente, sea cual sea el valor de las entradas de inhibición y de selección.

45

SUMADOR.

El sumador binario es la célula fundamental de todos los circuitos aritméticos, ya que

mediante sumas (y complementos) es posible realizar restas y como ya se vió en capítulos

anteriores con sumas y restas (además de corrimientos) es posible realizar multiplicaciones

y divisiones, en otras palabras, las cuatro operaciones aritméticas fundamentales se pueden

realizar usando sumas.

A continuación se describe el diseño paso a paso de un sumador binario expandible de

acuerdo al número de bits de los datos a sumar.

EL MEDIO SUMADORUn medio sumador es un sumador capaz de sumar dos datos de un sólo bit y producir un bit

de acarreo de salida. Como se muestra en el siguiente diagrama de bloques. La manera

como realiza la suma y produce el acarreo el medio sumador se desglosa en la siguiente

tabla de verdad.

De lo cual es evidente la expresión lógica para cada salida: C= A.B y S = . Con lo cual, la

A/B implementación del medio sumador es como se muestra a continuación.

EL SUMADOR COMPLETO DE UN BITEl medio sumador no puede ser interconectado con otros medios sumadores para formar un

sumador más grande, por ello es necesario diseñar un sumador que admita otra entrada

aparte de los datos a sumar, es decir, un sumador de 3 datos de 1 bit, éste es denominado

sumador completo y su diagrama de bloques es como se muestra a continuación.

46

En la siguiente tabla de verdad se muestra la manera como este sumador realiza su función.

Un análisis de esta tabla de verdad y el uso de Mapas de Karnaugh nos lleva a las siguientes

expresiones para C1 y S:

S = A /B / C0, C1 = AB + (A /B)C0

Con lo cual la implementación del sumador completo es como se muestra en la siguiente

figura.

EL SUMADOR BINARIO DE n BITS

La ventaja del sumador completo de un bit es que permite conectarse en cascada con otros

sumadores completos para realizar un sumador completo de varios bits. Por ejemplo, en la

siguiente figura se muestra como se conectarían cuatro sumadores completos de 1 bit para

construir un sumador binario de cuatro bits.

47

El sumador mostrado en la figura anterior puede realizar la suma de dos datos binarios de

cuatro bits, el dato A=A3A2A1A0 y el dato B =B3B2B1B0 para producir la suma A+B

+C0=S=C4S3S2S1S0 con la posibilidad de recibir un acarreo de entrada C0 y de generar

un acarreo de salida C4. Estos acarreos permiten ver a este sumador como un solo bloque

que se puede a su vez conectar en cascada con otro bloque idéntico para formar un sumador

binario de 8 bits, y así sucesivamente, uno de 16 o uno de 32, etc.

SUMADORES EN CIRCUITO INTEGRADO

Algunos sumadores binarios en circuito integrado de la familia TTL son los siguientes:

7480 Sumador Completo de 1 bit.

7482 Sumador Completo de 2 bits.

7483 Sumador Completo de 4 bits.

74283 igual al 7483 pero con diagrama de patitas diferente

En la siguiente figura se muestra el diagrama funcional del 74LS83 (sumador binario de 4

bits).

48

COMPARADOR BINARIO

Es un circuito combinacional que compara números binarios de una cierta cantidad de bits

activando a su salida G si es mayor, L si es menor o E si son iguales.

FLIP FLOP

Una red combinacional es aquella que "combina" compuertas Y, O, Negadas y del 3º

Estado. Una secuencial es ésta pero realimentada. En las salidas preferiremos llamar a los

estados anteriores con letra minúscula (q) para diferenciarlos de los presentes que se hará

con mayúscula (Q), y los de la entrada con mayúscula porque siendo presentes, tampoco

cambiaron durante la transición (x = X).

49

FLIP-FLOP

Un Flip Flop es un circuito electrónico digital, llamado también simplemente multivibrador

biestable, que tiene dos estados estables (0, 1).

El Flip Flop es un elemento de memoria mas pequeño que es capaz de almacenar un

número binario de un solo bit, es decir, que puede almacenar solo un uno (1) o un cero (0) y

permanece indefinidamente en uno de sus dos estados posibles aunque haya desaparecido la

señal de control que provocó su transición al estado actual.

Debido a su amplia utilización, los Flip Flops se han convertido en un elemento

fundamental dentro de los circuitos secuénciales.

Generalidades

Siendo los Flip-Flop las unidades básicas de todos los sistemas secuenciales, existen cuatro

tipos: el RS, el JK, el T y el D. Y los últimos tres se implementan del primero —pudiéndose

con posterioridad con cualquiera de los resultados confeccionar quienquiera de los

restantes.

Todos pueden ser de dos tipos, a saber: Flip-Flop activado por nivel (FF-AN) o bien Flip-

Flop maestro-esclavo (FF-ME). El primero recibe su nombre por actuar meramente con los

"niveles" de amplitud 0-1, en cambio el segundo son dos FF-AN combinados de tal manera

que uno "hace caso" al otro.

Flip-Flop Activados por Nivel

Flip-Flop RS

Su unidad básica (con compuertas NAND o NOR) se dibuja a continuación que, como

actúa por "niveles" de amplitud (0-1) recibe el nombre de Flip-Flop RS activado por nivel

(FF-RS-AN). Cuando no se especifica este detalle es del tipo Flip-Flop RS maestro-esclavo

(FF-RS-ME). Sus ecuaciones y tabla de funcionamiento son

Q = S + q R*

R S = 0

50

Flip-Flop JK

Su unidad básica se dibuja a continuación que, como actúa por "niveles" de amplitud (0-1)

recibe el nombre de Flip-Flop JK activado por nivel (FF-JK-AN). Cuando no se especifica

este detalle es del tipo Flip-Flop JK maestro-esclavo (FF-JK-ME). Su ecuación y tabla de

funcionamiento son

Q = J q* + K* q

Se da detalle de su confección lógica a partir del FF-RS-AN.

51

y si simplificamos por ejemplo usando Veich-Karnaugh

R = K q

S = J q*

resulta el circuito

Flip-Flop T

Su unidad básica se dibuja a continuación que, como actúa por "niveles" de amplitud (0-1)

recibe el nombre de Flip-Flop T activado por nivel (FF-T-AN). Cuando no se especifica

este detalle es del tipo Flip-Flop T maestro-esclavo (FF-T-ME). Su ecuación y tabla de

funcionamiento son

52

Q = T q

A partir del FF-RS-AN puede diseñarse este FF-T-AN siguiendo los pasos mostrados

anteriormente, pero no tiene sentido ya que al ser activado por nivel no tiene utilidad.

Flip-Flop D

Su unidad básica se dibuja a continuación que, como actúa por "niveles" de amplitud (0-1)

recibe el nombre de Flip-Flop D activado por nivel (FF-D-AN). Cuando no se especifica

este detalle es del tipo Flip-Flop D maestro-esclavo (FF-D-ME) comúnmente denominado

también Cerrojo —Latch. Su ecuación y tabla de funcionamiento son

Q = D

A partir del FF-RS-AN puede diseñarse este FF-D-AN siguiendo los pasos mostrados

anteriormente, pero no tiene sentido ya que al ser activado por nivel no tiene utilidad.

Flip-Flop Maestro-Esclavo

53

Todos los cuatro FF-AN pueden implementarse siguiendo las órdenes de un FF-D-AN a su

entrada como muestra el dibujo esquemático. El FF-D hace de puerta (Cerrojo). Cada pulso

en el clock hará que la señal entre al sistema (como salida del FF-D-AN) y salga la misma a

la salida final respetando la tabla de verdad del FF esclavo. Así, si el esclavo es un FF-X-

AN, todo el conjunto se comporta como un FF-X-ME —aquí X puede ser un FF o bien

también un sistema secuencial complejo.

Accesorios de los Flip-Flop

Los Flip-Flop, normalmente y si no se especifica otro detalle, son siempre Maestro-

Esclavo, y suelen traer patas accesorias combinacionales. Nombramos las siguientes:

— Reset pone a cero Q

— Set pone a 1 a Q

— Clock

— Inhibición inhibe (no deja pasar) la entrada de señal

54

REGISTROS

REPRESENTACION DE UN REGISTRO ENTRADA PARALELO SALIDA

PARALELO.

Con un flip flop es posible almacenar información (un bit), entonces al juntar varios FF es

posible guardar varios bits y de esta forma construir una palabra de información.

55

PB0

PB1

PB2

PB3

L0

L1

L2

L3

DIAGRAMA DE TIEMPO

La carta de tiempo representa el funcionamiento del circuito al cual daremos el nombre de registro de cuatro bits. Como se puede observar en la figura 2.1,el cambio de la salida se hace en el cambio de la señal de reloj de alto a bajo tomando el valor que esté presente en la entrada correspondiente de cada ff, la señal de entrada puede cambiar tantas veces se quiera pero si no se da el cambio de la señal de reloj de alto a bajo ( transición negativa) la salida seguirá sin cambio.

REGISTRO DE 4 BIT’S CON SALIDA DE TRES ESTADOS

D0 Q0

CK

D1 Q1

D2 Q2

D3 Q3

56

CK

PB0

PB1

PB2

PB3

L0

L1

L2

L3

PRD Q

CK Q’ CL

PRD Q

CK Q’ CL

PRD Q

CK Q’ CL

PRD Q

CK Q’ CL

57

CONTADORES

Contador asincrónico con FF tipo T

Para comprender bien lo que sigue, es conveniente ver primero el funcionamiento de un flip-flop tipo T.

En el siguiente gráfico un FF JK está cableado como FF tipo T (tienen las dos entradas unidas). Se puede ver que con esta configuración que las entradas J y K del flip-flop JK siempre tendrán el mismo valor, lo que causa que cuando aparezca el siguiente de cambio, este será al estado opuesto (ver tabla de verdad del flip-flop JK cuando las entradas J y K están ambas en "0" o en "1"). El gráfico y funcionamiento del FF tipo T es el siguiente:

       

Ver que se utiliza un flip-flop JK que se dispara por el borde o flanco descendente

Contador asincrónico ascendente con flip-flop tipo T (implementado con flip-flop JK)

Un contador asincrónico es un arreglo de FF conectados en cascada. En este caso la señal de reloj se aplica sólo al primer FF. Los siguientes entradas de reloj (en los otros FF) se alimentan de la salida Q del FF anterior. Este es el motivo por el cual este arreglo se llama asincrónico, pues no todos los FF tienen la misma señal de reloj y no todos responden instantáneamente a los cambios de este. (ver gráfico). Al estar todas las entradas de reloj (menos la del primer FF) conectadas a la salida Q del FF anterior, este contador está configurado como contador ascendente.

La idea de este tipo de contador es "contar" la cantidad de pulsos del reloj que se aplica al primer FF.Dependiendo de la cantidad de FF que se pongan en cascada, será la máxima cuanta a la que se pueda llegar. Si se tienen 2 FF, la cuenta sólo llegará hasta 4 y se le llama un contador modulo 4, si se tienen 3 la cuanta será hasta 8 y se le llama contador modulo 8, si se tienen 4, la cuenta será hasta 16 y se le llama contador modulo 16, etc. Una vez completada la cuanta máxima se regresa nuevamente a empezar desde cero.

Analizando en diagrama temporal se puede ver con facilidad que este es un contador ascendente.

58

Contador asincrónico descendente con flip-flop tipo T (implementado con flip-flop JK)

Si en vez de conectar la salida Q a las entradas de reloj de todos los FF después del primero, se conecta a la salida Q, el resultado será un contador descendente, ver el gráfico del arreglo de FFs.

 

Detención del contador en una cuenta deseada

Estos contadores tienen definida por el número de FF que tienen, una cuanta máxima. Qué sucede cuando se desea llegar a una cuenta menor a ésta?.Si por ejemplo utilizo 3 FFs, el número de cuentas máxima será 8 (0,1,2,3,4,5,6,7). Ahora se desea que solamente haga 5 cuentas (0,1,2,3,4).

Para que ésto suceda se tiene que detectar cuando a la salida de los FFs esté el número 5 (que ya es la cuenta 6) y con ésto enviar al primer FF una señal para que se pongan en "1". De esta manera la cuenta será 0,1,2,3,4 y se detendrá, pues el primer FF se queda bloqueado con salida = "1".

En este caso se implementaría una compuerta NAND que utilice como entradas, las salidas de los FF del contador, que combinadas den un "0" a su salida y así activar la entrada de SET del primer flip-flop JK.

Nota: - FF = flip flop = flip-flop - asíncrono = asincrónico - síncrono = sincrónico

59

Contador de anillo

Contador anular,  circuitos sincrónicos con flip-flop D

Si se conectan 4 flip-flops tipo D como se muestra en la figura.

- La señal de reloj es la misma para todos los flip-flop- La señal CLEAR es la misma para todos los flip-flop- La salida Q de un flip-flop es la entrada D del siguiente- La salida Q del ultimo flip-flop es la entrada D del primero

se tiene un contador anular.

Nota: Se tiene la posibilidad de activar la entrada PRESET del primer flip-flop con el propósito de poder poner un "1" en este.

El propósito de este contador es de hacer avanzar el "1" de un flip-flop al siguiente, sucesivamente hasta hacerlo regresar al primer flip-flop. 

Los registros de desplazamiento.

Los flip-flop D se pueden utilizar en circuitos de registro de desplazamiento. (Ver siguiente gráfico). Los registros de desplazamiento se utilizan para almacenar y transferir la información de maneras diferentes.

60

En un registro de desplazamiento la información puede:- Entrar en serie y salir en serie- Entrar en serie y salir en paralelo- Entrar en paralelo y salir en serie- Entrar en paralelo y salir en paralelo- Entrar en serie y salir en serie y paralelo- Entrar en serie y paralelo y salir en serie

Donde:

La entrada en serie: se aplica a la entrada D del primer flip-flopLa salida serie: es la salida Q del ultimo flip-flopEntrada paralelo: Son las señales PRESET de todos los flip-flopSalida paralelo: Son las señales en ñas salidas Q de todos los flip-flop

ADC - El Convertidor Analógico – Digital

Para comprender mejor el funcionamiento interno de un convertidor analógico digital se expondrá el siguiente ejemplo de un convertidor simple con comparadores.

Se supone que una entrada analógica que puede variar entre 0 y 2 voltios y se desea convertir ésta en una salida digital de 2 bits. Con estos datos y con la fórmula que ya se conoce, la resolución

que se puede obtener de este convertidor será:

Resolución = ViFS / [ 2n - 1]  = 2 / (22 - 1) = 2 / 3 = 0.5 voltios

Donde: - n = número de bits del ADC

 - ViFS = es el voltaje que hay que poner a la entrada del convertidor para obtener una conversión máxima (todas las salidas son "1")

Como se ve es una resolución bastante baja, tomando en cuenta que la entrada máxima es sólo de 2 voltios (ViFS)

61

Analizando el gráfico se ve que a este circuito hay que aumentarle un circuito que transforme su salida en un código de dos bits que será el resultado final (la salida digital). Lo que hace el grupo de comparadores mostrado es censar la entrada analógica y dar una salida que indicará cual es el dato digital más cercano a la señal analógica de entrada.

Si se aumentara el número de comparadores la resolución aumentaría debido a que el número de bits del convertidor aumentaría. Esta situación se vuelve impráctica pues el número de compradores aumenta rápidamente. La alternativa es utilizar comparadores integrados como los analizados antes, que tienen la desventaja de ser más lentos.

Nota: Las salidas de los comparadores tendrán un nivel alto (1 lógico) cuando la entrada no inversora (+) que está conectada a la tensión de entrada analógica sea igual o superior a la tensión establecida por la división de tensión hecha por las resistencias y que está conectada a la entrada inversora (-)

Convertidor Analógico Digital utilizando un Convertidor Digital Analógico (DAC) y un comparador sencillo, un contador, y un temporizador 555. Es mucho más lento pero más barato.

Una tensión desconocida es aplicada a la entrada inversora del comparador (Vin). A la entrada no inversora se le aplica la tensión de salida del DAC que a su vez es alimentado con la salida de un

contador.

El contador cuenta ascendentemente desde "0" hasta su cuenta máxima y después vuelve a comenzar, en forma continua. Esto se hace al ritmo de un circuito de un reloj que puede ser un temporizador 555. Esta cuenta muesra a la salida del DAC una escalera que se repite en forma

contínua.

62

Normalmente el nivel de la salida del comprarador es alto, no afectando el funcionamiento del 555, pero cuando las dos entradas del comparador son iguales la salida pasa a nivel bajo deteniendo el

funcionamiento del 555 (el reloj)

En este momento el contador se detiene y su cuenta equivale, en digital, al valor analógico desconocido que alimentaba una de las entradas del comparador. Sólo es necesario medir los valores en las salidas del contador. Se podría tener estas salidas alimentando unos LEDs y los

datos se obtendrían visualmente.

Nota: El interruptor de inicio de conteo se utiliza para reiniciar el contador (ponerlo en la cuenta "0") para medir una nueva tensión analógica

CONT…

En el mundo real las señales analógicas varían constantemente, pueden variar lentamente como la temperatura o muy rápidamente como una señal de audio. Lo que sucede con las señales

analógicas es que son muy difíciles de manipular, guardar y después recuperar con exactitud.Si esta información analógica se convierte a información digital, se podría manipular  sin problema.

La información manipulada puede volver a tomar su valor analógico si se desea con un DAC (convertidor Digital a Analógico)

Hay que definir que tan exacta será la conversión entre la señal analógica y la digital, para lo cual se define la resolución que tendrá.

Primero se define el número máximo de bits de salida (la salida digital). Este dato permite determinar el número máximo de combinaciones en la salida digital. Este número máximo está

dado por:  2n donde n es el número de bits.

También la resolución se entiende como el voltaje necesario (señal analógica) para lograr que en la salida (señal digital) haya un cambio del bit menos significativo.(LSB)

Para hallar la resolución se utiliza la siguiente fórmula: Resolución = ViFS / [ 2n - 1]Donde:

 - n = número de bits del ADC - ViFS = es el voltaje que hay que poner a la entrada del convertidor para obtener una conversión

máxima (todas las salidas son "1")

Ejemplo # 1:Si se tiene un convertidos analógico / digital de 4 bits y el rango de voltaje de entrada es de 0 a 15

voltios

 

Con  n = 4 y   ViFS = 15 Voltios

63

La resolución será =ViFS / [2n -1]  = 15 / [24 - 1] = 15 / 15 = 1 voltio / variación en el bit menos significativo

Esto significa que un cambio de 1 voltio en la entrada, causará  un cambio del bit menos significativo (LSB) a la salida. En este caso este bit es D0. Ver la siguiente tabla.

De esta manera se construye una tabla de que muestra la conversión para este ADC:

Entrada analógica

Salida digital de 4 bits

 Voltios D3 D2 D1 D0

0 0 0 0 0

1 0 0 0 1

2 0 0 1 0

3 0 0 1 1

4 0 1 0 0

5 0 1 0 1

6 0 1 1 0

7 0 1 1 1

8 1 0 0 0

9 1 0 0 1

10 1 0 1 0

11 1 0 1 1

12 1 1 0 0

13 1 1 0 1

14 1 1 1 0

15 1 1 1 1

Ejemplo # 2:

Un ADC de 8 bits genera solo "1" (las 8 salidas en 1), cuando en la entrada hay un voltaje de 2.55 voltios (entrada analógica máxima).

La resolución es = ViFS / [2n -1] = 2.55 / [28 - 1] = 10 miliVoltios / variación en el bit menos significativo

Se puede ver que mientras más bits tenga el convertidor más exacta será la conversión

Si se tiene una señal de valor máximo de 15 voltios y aplicamos esta señal analógica por diferentes convertidores analógico digital se puede tener una idea de la variación de la resolución con el aumento del

número de bits del convertidor

# de bits del ADC Resolución

4 bits 15 voltios / 15 = 1Voltio

8 bits 15 voltios / 255 = 58.8 miliVoltios

16 bits 15 voltios / 65536 = 0.23 milivoltios

32 bits 15 voltios / 4294967296 = 0.0000035 milivoltios

64

Esto significa que a mayor número de bits del ADC, un cambio más pequeño en la magnitud analógica causará un cambio en el bit menos significativo (LSB) de la salida, aumentando así la

resolución

El Convertidor Digital - Analógico / (DAC) Digital to Analog Converter

En el mundo real las señales analógicas varían constantemente, pueden variar lentamente como la temperatura o muy rápidamente como una señal de audio. Lo que sucede con las señales

analógicas es que son muy difíciles de manipular, guardar y después recuperar con exactitud.Si esta información analógica se convierte a información digital, se podría manipular  sin problema.

La información manipulada puede volver a tomar su valor analógico si se desea con un DAC (convertidor Digital a Analógico)

Un DAC contiene normalmente una red resistiva divisora de tensión, que tiene una tensión de referencia estable y fija como entrada.

Hay que definir que tan exacta será la conversión entre la señal analógica y la digital, para lo cual se define la resolución que tendrá.

En la siguiente figura se representa un convertidor Digital - Analógico de 4 bits. cada entrad digital puede ser sólo un "0" o un "1". D0 es el bit menos significativo (LSB) y D3 es el más significativo (MSB). El voltaje de salida analógica tendrá uno de 16 posibles valores dados por una de las 16

combinaciones de la entrada digital.

La resolución se define de dos maneras:

Primero se define el número máximo de bits de salida (la salida digital). Este dato permite determinar el número máximo de combinaciones en la salida digital. Este número máximo está

dado por:  2n donde n es el número de bits.

También la resolución se entiende como el voltaje necesario (señal analógica) para lograr que en la salida (señal digital) haya un cambio del bit menos significativo.(LSB)

Para hallar la resolución se utiliza la siguiente fórmula:  Resolución = VoFS / [ 2n - 1]

Donde: - n = número de bits del ADC

 - VoFS = es el voltaje que hay que poner a la entrada del convertidor para obtener una conversión máxima (todas las salidas son "1")

Ejemplo:Se tiene un convertidos digital - analógico de 8 bits y el rango de voltaje de salida de 0 a 5 voltios.

Con  n = 8, hay una resolución de 2N =  256 o lo que es o mismo: El voltaje de salida puede tener 256 valores distintos  (contando el "0")

65

También: resolución =  VoFS / [ 2n - 1]  =  5 / 28-1  =  5 / 255  =  19.6 mV / variación en el bit menos significativo

Con n = 4 bits, se consiguen 2n = 16 posibles combinaciones de entradas digitales

La salida analógica correspondiente a cada una de las 16 combinaciones dependerá del voltaje de referencia que estemos usando, que a su vez dependerá del voltaje máximo que es posible tener a

la salida analógica.

Si V máximo es 10 Voltios, entonces el Vref. (voltaje de referencia) será 10 / 16 = 0.625 Voltios.Si el voltaje máximo es 7 voltios, Vref = 7 / 16 = 0.4375 Voltios.

Se puede ver estos voltajes de referencia serán diferentes (menores) si se utiliza un DAC de 8 o mas bits. Con el de 8 bits se tienen 256 combinaciones en vez de 16. ESto significa que el voltaje

máximo posible se divide en mas partes, lográndose una mayor exactitud.

Si el Vref = 0.5 Voltios

Entrada digitalSalida

analógica

D3 D2 D1 D0 Voltios

0 0 0 0 0

0 0 0 1 0.5

0 0 1 0 1.0

0 0 1 1 1.5

0 1 0 0 2.0

0 1 0 1 2.5

0 1 1 0 3.0

0 1 1 1 3.5

1 0 0 0 4.0

1 0 0 1 4.5

1 0 1 0 5.0

1 0 1 1 5.5

1 1 0 0 6.0

1 1 0 1 6.5

1 1 1 0 7.0

1 1 1 1 7.5

Se puede ver que mientras más bits tenga el convertidor más exacto será la conversión

Si se tiene diferentes tipos de DAC y todos ellos pueden tener una salida máxima de 15 voltios, se puede ver que la resolución y exactitud de la salida analógica es mayor cuando más bits tengan. Ver siguiente cuadro

# de bits del DAC Resolución

4 bits 15 voltios / 15 = 1Voltio

66

8 bits 15 voltios / 255 = 58.8 miliVoltios

16 bits 15 voltios / 65536 = 0.23 milivoltios

32 bits 15 voltios / 4294967296 = 0.0000035 milivoltios

67