Final 7: Circuitos Multiplexores y Demultiplexores

“UNIVERSIDAD NACIONAL MAYOR DE SAN MARCOS”

FACULTAD DE INGENIERÍA ELECTRÓNICA Y ELÉCTRICA

ALUMNOS: Espinoza Holguin, Alvaro Alexander 13190149

Cárdenas Sandoval Henry Aaron 12190143

CURSO : Circuitos Digitales I

PROFESOR : Ing. Oscar Casimiro Pariasca

TEMA : Circuitos multiplexores y demultiplexores

LABORATORIO : N° 7

FIEE-UNMSM

Final 7: Circuitos Multiplexores y Demultiplexores

INFORME FINAL

LABORATORIO N° 7

Circuitos Multiplexores y Demultiplexores

I. OBJETIVO:

Analizar, diseñar y construir circuitos lógicos combinacionales tales como multiplexores, demultiplexores y sus aplicaciones.

II. MATERIALES y EQUIPOS : CI. TTL: 74LS00, 74LS04, 74LS08, 74LS47 o 48, 74LS139, 74LS151, 74LS153, 74LS155, 74LS157 además de otras puertas básicas.8 Diodos LED , 8 Resistencias R=120 ohm, ¼ watt; display de ánodo común.Protoboard. Alambre sólido AWG No. 22 diferentes colores; pelador de alambre; alicate de puntaFuente de Voltaje C.C. regulada de 5 Voltios; Multímetro.

III. PROCEDIMIENTO EXPERIMENTAL

1. Verificar experimentalmente el funcionamiento del demultiplexor 74LS139 mostrado:

FIEE-UNMSM

Final 7: Circuitos Multiplexores y Demultiplexores

Veamos el circuito Armado con el 74LS139.

Caso: Co= 0 y C1= 0 (00) Caso: Co= 0 y C1= 1 (01)

Caso: Co= 1 y C1= 0 (10) Caso: Co= 1 y C1= 1 (11)

FIEE-UNMSM

Final 7: Circuitos Multiplexores y Demultiplexores

2. Verifique el funcionamiento del multiplexor CI 74LS151

Veamos el circuito con el 74LS151:

Caso: Co= 0 y C1= 0 (00) Caso: Co= 0 y C1= 1 (01)

3. Verifique el funcionamiento del demultiplexor CI 74LS155.

Veamos el circuito con el 74LS155: (se presentan algunos casos del demux que se experimentó)

Demultiplexor Demultiplexor

Demultiplexor Demultiplexor

FIEE-UNMSM

Final 7: Circuitos Multiplexores y Demultiplexores

4. Implementar experimentalmente el multiplexor de display mostrado.

Indicar a que frecuencia los displays no muestran ningún tipo de parpadeo (frecuencia nominal de trabajo) : aproximadamente a 147 HZ Indicar el rango de frecuencia máximo y mínimo de funcionamiento : 0.04Hz-147Hz Comprobar su funcionamiento adecuado para varias combinaciones de números en BCD:

FIEE-UNMSM

Final 7: Circuitos Multiplexores y Demultiplexores

Entre otras posibles combinaciones.

IV. CUESTIONARIO FINAL:

1. Presente las simulaciones y comentarios de los circuitos verificados en la parte experimental.

Veamos para el 74LS139:

FIEE-UNMSM

Final 7: Circuitos Multiplexores y Demultiplexores

Éste es un decodificador de salida en bajo de 2 a 4, se selecciona el número de salida en la entrada en binario, y este sale como un “0” lógico en la salida, las demás salidas se ponen a “1” lógico.

Veamos para el 74LS153:

FIEE-UNMSM

Final 7: Circuitos Multiplexores y Demultiplexores

Este es un multiplexor que contiene dos multiplexores de 4 a 1 incluidos en él. Las entradas de control son A y B las cuales determinan qué señal es la que pasará a las salidas 1Y y 2Y.

Veamos para el 74LS155:

Éste integrado es un deco y un demux a la vez., los bits de control son Ay B y seleccionan qué salida estará activa en bajo (0, 1, 2 o 3), y los bit de entrada de los decos son los que seleccionan si la salida será 0 o 1, como son entradas activas en bajo, si ambos bits están en “0”, en la salida seleccionada por los bits de control aparecerá un “0” como salida. En caso del 1C, como entrada, se deberá poner a 1 para obtener un “0” en la salida.

Veamos para el circuito:

FIEE-UNMSM

Final 7: Circuitos Multiplexores y Demultiplexores

Veremos lo que realiza cada integrado del circuito:

74LS48 : Este integrado es el convertidor de BCD a 7 segmentos que se usa para poder activar los display según sea la entrada en BCD por ejemplo 0010 se encenderán los segmentos del display necesarios para formar un 2.

74LS157 : Este es un integrado que contiene 4 multiplexores, con un solo selector este se encarga de llevar los datos hacia el 74LS48.

74LS139 : Es un demultiplexor, que se encarga de habilitar o deshabilitar los display.

2. Dada la función de 4 variables

F(A,B,C,D) = A B + A C( /D) + BC + C D.

Se pide:

a) Diseñar la función utilizando el decodificador 4 a 16 con salidas activas en bajo (74LS154)b) Añadir en cada caso las puertas lógicas adicionales mínimas que se consideren necesarias.

FIEE-UNMSM

Final 7: Circuitos Multiplexores y Demultiplexores

c) Diseñar la función utilizando un multiplexor comercial y puertas lógicas adicionales.

Veamos de a) y b):

Utilizando el decodificador de 4 a 16:

En la imagen vemos el circuito implementado como nos lo han pedido.

Se adjunta la simulación de este circuito con el informe.

Veamos lo que nos piden en c):

Utilizaremos multiplexores de 4 a 1:

FIEE-UNMSM

Final 7: Circuitos Multiplexores y Demultiplexores

Este circuito con multiplexores cumpl con los requisitos de la función.

Asimismo se adjunta la simulación de este circuito con el informe.

3. Presente una aplicación de un multiplexor.

El CI 74150 se puede utilizar para transmitir una palabra paralela de 16 bits en forma serie esto se realiza conectando un contador a las entradas de selección de datos y se cuenta desde 0000 hasta 1111, esta puede ser una palabra paralela de 16 bits en las entradas de datos de 0 a 15. Finalmente esta se transmite a la salida en forma serie o sea de dato por vez.

Veamos la siguiente imagen:

FIEE-UNMSM

Final 7: Circuitos Multiplexores y Demultiplexores

En este ejemplo, el multiplexaje reduce el consumo de potencia de los visualizadores y elimina la necesidad de un decodificador extra. El multiplexor trabaja a una frecuencia de 100 Hz que activa alternativamente el conteo de las unidades o de las decenas.

4. Presente una aplicación de un demultiplexor.

Una aplicación muy práctica de los demultiplexores utilizados como decodificadores, si lo combinamos con una puerta NO-Y NAND, es la generación de funciones lógicas, de modo, que si nos dan la función lógica F=S3(2,4,5,7), las salidas correspondientes a los unos lógicos se conectarían a la puerta NO-Y. En este caso la entrada de información se puede utilizar como entrada inhibidora si mantenemos a cero lógico, y subiéndola a uno, cuando queremos inhibir la generación de la función.

FIEE-UNMSM

Final 7: Circuitos Multiplexores y Demultiplexores

V. Conclusiones y Observaciones.

La práctica nos fue de gran ayuda para conocer la información documental acerca del demultiplexor, el cual puede sacar por varias salidas un dato entrante, en la cual la selección de la salida, está dada por los controladores los cuales seleccionan una de las diversas salidas, además revisamos los esquemas o formas de representarlo así como algunos pasos para realizar el circuito.

Asimismo nuestra experiencia fomento el trabajo en equipo con nuestros compañeros y en conjunto pudimos distinguir las características de los MUX y DEMUX.

FIEE-UNMSM