evaluation kit available max9277/max9281 3.12g ......シリアル出力は、iso 10605およびiec...

概要3.12Gbpsギガビットマルチメディアシリアルリンク(GMSL)シリアライザのMAX9277/MAX9281は、3または4データレーンLVDS入力(oLDI)、および50Ω同軸または100Ωシールド付きツイストペア(STP)ケーブル駆動用に設定可能なCMLシリアル出力を備えています。MAX9281はHDCPコンテンツ保護を備えていますが、それ以外はMAX9277と同じです。これらのシリアライザは、同軸入力に対応した任意のGMSLデシリアライザと組み合わせることができます。STP出力用に設定した場合、これらは任意のGMSLデシリアライザに対して下位互換です。出力振幅は、100mV〜500mVシングルエンド(同軸)、または100mV〜400mV差動(STP)に設定可能です。

オーディオチャネルは、L-PCM I2Sステレオ、およびTDMモードで最大8チャネルのL-PCMをサポートします。サンプルレートは32kHz〜192kHzに対応し、サンプル深度は最大32ビットです。

内蔵の制御チャネルは、UART-UARTおよびUART-I2Cモードでは9.6kbps〜1Mbpsで動作し、I2C-I2Cモードでは最大1Mbpsで動作します。µCは制御チャネルを使用して、ビデオタイミングに関係なく任意の時点でシリアライザ、デシリアライザ、およびペリフェラルデバイスのレジスタを設定し、HDCPの動作(MAX9281)を管理することができます。GPO出力は、リンクのリモートエンドからのタッチスクリーンコントローラ割込み要求に対応しています。

より長いケーブルで使用するために、これらのシリアライザは設定可能なプリ/デエンファシスを備えています。シリアル出力で設定可能なスペクトラム拡散が使用可能です。シリアル出力は、ISO 10605およびIEC 61000-4-2のESD規格に準拠しています。コア電源は1.7V〜1.9Vで、I/O電源は1.7V〜3.6Vです。パッケージは、エクスポーズドパッドを備えた、鉛フリーの48ピンTQFN (7mm x 7mm、0.5mmリードピッチ)です。

アプリケーション• 高解像度車載ナビゲーション• 後部座席インフォテイメント• メガピクセルカメラシステム

利点と特長• HDビデオアプリケーションに最適

• 低コスト50Ω同軸ケーブルとFAKRAコネクタ、または100Ω STPを駆動

• 104MHzの広帯域幅モードによって24ビットカラーで1920 x 720p/60Hzディスプレイをサポート

• シリアライザのプリ/デエンファシスによって15mケーブルでフルスピードが可能

• 最大192kHzサンプルレートと32ビットサンプル深度で 7.1チャネルHDオーディオに対応

• 複数のデータレートによるシステムの柔軟性• シリアルビットレート：最大3.12Gbps• ピクセルクロック：6.25MHz〜104MHz• クロックストレッチ機能を備えたUART、ミックスド

UART/I2C、またはI2Cモードの制御チャネル：9.6kbps〜1Mbps

• EMIおよびシールド要件を軽減• シリアル出力：100mV〜500mVシングルエンドまたは

100mV〜400mV差動に設定可能• 設定可能なスペクトラム拡散によるEMIの低減• バイパス可能な入力PLLによってピクセルクロックジッ

タ減衰が可能• 入力のスペクトラム拡散をトラッキング• 高耐性モードによって制御チャネルのノイズ除去を最大化

• システムの起動と検証のためのペリフェラル機能• シリアルリンクのBERテスト用PRBSジェネレータ内蔵• 設定によって9つのデフォルトデバイスアドレスを選択

可能• タッチスクリーン割込みおよびその他の用途に使用可能

な専用｢アップ/ダウン｣ GPO• スリープモードからのリモート/ローカルウェイクアップ

• 車載用および産業用の厳しい要件に適合• 動作温度：-40〜+105• ISO 10605およびIEC 61000-4-2 ESD保護：8kV接触

および15kV気中放電

型番はデータシートの最後に記載されています。

関連部品およびこの製品とともに使用可能な推奨製品については、 japan.maximintegrated.com/MAX9277.relatedを参照してください。

本データシートは日本語翻訳であり、相違及び誤りのある可能性があります。設計の際は英語版データシートを参照してください。

価格、納期、発注情報についてはMaxim Direct (0120-551056)にお問い合わせいただくか、Maximのウェブサイト (japan.maximintegrated.com)をご覧ください。

図リスト

表リスト

MAX9277/MAX9281 3.12Gbps GMSLシリアライザ、同軸またはSTP出力駆動およびLVDS入力用

19-6764; Rev 1; 12/13

EVALUATION KIT AVAILABLE

http://japan.maximintegrated.com/MAX9277.related

http://japan.maximintegrated.com


japan.maximintegrated.com Maxim Integrated 2

目次

概要 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1

アプリケーション . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1

利点と特長 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1

Absolute .Maximum .Ratings . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8

Package .Thermal .Characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8

DC .Electrical .Characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8

AC .Electrical .Characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11

標準動作特性 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15

ピン配置 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17

端子説明 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17

ファンクションダイアグラム . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20

詳細 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26

レジスタマッピング . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26

入力ビットマップ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 30

シリアルリンクの信号方式とデータ形式 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 32

予備ビット(RES)/CNTL1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 33

データレートの選択 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 33

広帯域幅モード . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 33

オーディオチャネル . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 33

オーディオチャネル入力 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 35

逆方向制御チャネル . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 36

制御チャネルおよびレジスタの設定 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 37

UARTインタフェース . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 37

コマンドバイトのみのI2CデバイスとUARTとのインタフェース . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 38

UARTバイパスモード . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 38

I2Cインタフェース . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 40

START条件とSTOP条件 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 40

ビット転送 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 40

アクノリッジ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .41

スレーブアドレス . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .41

バスリセット . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .41

書込みの形式 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .41

読取りの形式 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 42

リモート側デバイスとのI2C通信 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 43

I2Cアドレス変換 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 43

GPO/GPI制御 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 43

プリ/デエンファシスドライバ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 43

スペクトラム拡散 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 43




目次（続き）

スペクトラム拡散分周器のマニュアル設定 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 45

シリアル出力 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 45

同軸スプリッタモード . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 45

設定入力 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 45

高耐性逆方向制御チャネルモード . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 45

スリープモード . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .47

パワーダウンモード . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .47

設定リンク . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .47

リンクのスタートアップ手順 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 48

広帯域幅デジタルコンテンツ保護(HDCP) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 51

暗号化のイネーブル . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .51

暗号化の同期 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .51

リピータのサポート . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .51

HDCP認証の手順 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 52

HDCPプロトコルの概要 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 52

リピータネットワークの例—µCが2つの場合 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 56

新しいデバイス接続の検出および動作 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 60

認証の開始および暗号化のイネーブルのダウンストリームリンクへの通知 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 60

アプリケーション情報 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 60

自己PRBSテスト . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 60

デュアルµC制御 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 60

ジッタフィルタPLL . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 60

RXCLKIN拡散トラッキング . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 60

クロック周波数の変更 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 60

フレーム同期の供給(カメラアプリケーション) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 61

デバイスアドレスのソフトウェア設定 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 61

3レベル設定入力 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 61

設定のブロック . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 61

他のGMSLデバイスとの互換性 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 61

鍵メモリ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 61

HS/VS/DEの反転 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 62

WS/SCKの反転 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 62

ラインフォルト検出 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 62

内蔵入力プルダウン . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 62

I2C/UARTのプルアップ抵抗の選択 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 62

AC結合 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 63

AC結合コンデンサの選択 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 63

電源回路とバイパス処理 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 63




目次（続き）

電源の表 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 63

ケーブルおよびコネクタ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 64

基板レイアウト . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 64

ESD保護 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 64

標準アプリケーション回路 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 74

型番 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 74

チップ情報 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 74

パッケージ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 74

改訂履歴 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 75




図リスト

図1 . .シリアル出力パラメータ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21

図2 . .OUT+、OUT-での出力波形 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21

図3 . .シングルエンド出力テンプレート . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21

図4 . .ラインフォルト検出回路 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22

図5 . .ワーストケースパターンの入力 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22

図6 . .I2Cのタイミングパラメータ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23

図7 . .差動出力テンプレート . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23

図8 . .入力のセットアップおよびホールド時間 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23

図9 . .LVDSレシーバ入力のスキューマージン . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24

図10 . .GPI-GPO間の遅延 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24

図11 . .シリアライザの遅延 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24

図12 . .リンクのスタートアップ時間 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24

図13 . .起動遅延 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25

図14 . .入力I2Sのタイミングパラメータ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25

図15 . .LVDSの入力タイミング . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31

図16 . .LVDSのクロックおよびビット割当て . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31

図17 . .3チャネルモードのシリアルデータ形式 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 32

図18 . .4チャネルモードのシリアルデータ形式 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 32

図19 . .広帯域幅モードのシリアルデータ形式 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 33

図20 . .オーディオチャネルの入力形式 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 35

図21 . .8チャネルのTDM .(24ビットサンプル、0でパディング) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 35

図22 . .6チャネルのTDM .(24ビットサンプル、パディングなし) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 35

図23 . .ステレオのI2S .(24ビットサンプル、0でパディング) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 36

図24 . .ステレオのI2S .(16ビットサンプル、パディングなし) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 36

図25 . .ベースモードのGMSL .UARTプロトコル . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 37

図26 . .ベースモードのGMSL .UARTデータ形式 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 38

図27 . .SYNCバイト(0x79) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 38

図28 . .ACKバイト(0xC3) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 38

図29 . .レジスタアドレスによるGMSL .UARTとI2Cの間の形式変換(I2CMETHOD .= .0) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 39

図30 . .レジスタアドレスによるGMSL .UARTとI2Cの間の形式変換(I2CMETHOD .= .1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 39

図31 . .START条件とSTOP条件 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 40

図32 . .ビット転送 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 40

図33 . .アクノリッジ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 41

図34 . .スレーブアドレス . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 41

図35 . .I2Cの書込みの形式 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 42

図36 . .複数のレジスタに対する書込みの形式 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 42

図37 . .I2Cの読取りの形式 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 42




図リスト（続き）

図38 . .2:1同軸スプリッタ接続図 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 46

図39 . .同軸接続図 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 46

図40 . .状態遷移図、CDS .= .ロー(ビデオディスプレイアプリケーション) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 49

図41 . .状態遷移図、CDS .= .ハイ(画像検出アプリケーション) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 50

図42 . .1つのリピータと2つのµCを含むネットワークの例(Tx .= .GMSLシリアライザ、Rx .= .デシリアライザ) . . . . . . . . . . . . . . . 56

図43 . .ヒューマンボディモデルESDテスト回路 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 64

図44 . .IEC .61000-4-2接触放電ESDテスト回路 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 64

図45 . .ISO .10605接触放電ESDテスト回路 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 64




表リスト

表1 . .起動時のデフォルトのレジスタマップ(表25と表26を参照) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26

表2 . .デバイスアドレスのデフォルト(レジスタ0x00、0x01) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 30

表3 . .入力マップ(図15、図16を参照) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 30

表4 . .データレート選択表 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 33

表5 . .さまざまなRXCLKIN_周波数における最大オーディオWS周波数(kHz) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 34

表6 . .I2Cのビットレート範囲 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 43

表7 . .TP/COAXの駆動電流(出力駆動レベル：400mV) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 44

表8 . .シリアル出力の拡散 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 44

表9 . .拡散率の制限 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 44

表10 . .変調係数と最大SDIV設定値 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 45

表11 . .CONF[1:0]の入力マップ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 46

表12 . .逆方向制御チャネルのモード . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 47

表13 . .高速高耐性モードの要件 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 47

表14 . .ビデオディスプレイアプリケーション(CDS .= .ロー)のスタートアップ手順 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 48

表15 . .画像検出アプリケーションのスタートアップ手順 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 49

表16 . .スタートアップ、HDCP認証、および通常動作(デシリアライザがリピータではない場合) .— .HDCP認証プロトコルの第1のパート . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 52

表17 . .リンク完全性チェック(通常)—暗号化のイネーブル後128フレームごとに実行 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 54

表18 . .オプションの拡張リンク完全性チェック—暗号化のイネーブル後16フレームごとに実行 . . . . . . . . . . . . . . . . . . . . . . . . 55

表19 . .HDCP認証および通常動作(1つのリピータ、2つのµC)—HDCP認証プロトコルの第1 .および第2のパート . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 56

表20 . .MAX9277/MAX9281の機能上の互換性 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 61

表21 . .ラインフォルトのマッピング . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 62

表22 . .標準消費電流(ワーストケースの入力パターンを使用、 .VAVDD .= .VDVDD .= .VIOVDD .= .1 .8V、VLVDSVDD .= .3 .3V、TA .= .+25、SSEN .= .ハイ、HDCPなし) . . . . . . . . . . . . . . . . . . 63

表23 . .HDCPによる消費電流の増加(MAX9281のみ) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 63

表24 . .GMSLの推奨コネクタおよびケーブル . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 64

表25 . .レジスタ表(表1を参照) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 65

表26 . .HDCPレジスタ表(MAX9281のみ、表1を参照) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 71


AVDD to AGND ....................................................-0.5V to +1.9VDVDD to AGND ....................................................-0.5V to +1.9VIOVDD to AGND ...................................................-0.5V to +3.9VLVDSVDD to AGND .............................................-0.5V to +3.9VGND to AGND ......................................................-0.5V to +0.5VLMN_ to AGND (15mA current limit) ....................-0.5V to +3.9VOUT+, OUT- to AGND ..........................................-0.5V to +1.9VAll Other Pins to AGND .......................-0.5V to (VIOVDD + 0.5V)

OUT+, OUT- Short Circuit to Ground or Supply........ContinuousContinuous Power Dissipation (TA = +70ºC)TQFN (derate 40mW/ºC above +70ºC) ........................3200mWJunction Temperature ...................................................... +150ºCStorage Temperature .........................................-65ºC to +150ºCLead Temperature (soldering, 10s) ................................. +300ºCSoldering Temperature (reflow) ....................................... +260ºC

TQFN Junction-to-Case Thermal Resistance (θJC) ................ 1°C/W Junction-to-Ambient Thermal Resistance (θJA) ......... 25°C/W

(Note 2)

(VAVDD = VDVDD = 1.7V to 1.9V, VIOVDD = 1.7V to 3.6V, VLVDSVDD = 3.0V to 3.6V, RL = 100Ω ±1% (differential), TA = -40°C to +105°C, unless otherwise noted. Differential input voltage |VID| = 0.1V to 1.2V, input common-mode voltage VCM = |VID/2| to 2.4V - |VID/2|. Typical values are at VAVDD = VDVDD = VIOVDD = 1.8V, VLVDSVDD = 3.3V, TA = +25°C.) (Note 3)

PARAMETER SYMBOL CONDITIONS MIN TYP MAX UNITS

SINGLE-ENDED INPUTS (CX/TP, PWDN, MS/CNTL0, CDS/CNTL3, SD, SCK, WS, AUTOS, CNTL1, CNTL2, HIM)

High-Level Input Voltage VIH1

(CX/TP, PWDN, MS/CNTL0, CDS/CNTL3, AUTOS, HIM)

0.65 x VIOVDD V

SD, SCK, WS, CNTL1, CNTL2 0.7 x VIOVDD

Low-Level Input Voltage VIL10.35 x

VIOVDDV

Input Current IIN1 VIN = 0V to VIOVDD -10 +20 µA

THREE-LEVEL LOGIC INPUTS (CONF0, CONF1, ADD0, ADD1, BWS)

High-Level Input Voltage VIH0.7 x

VIOVDDV


VIOVDDV

Mid-Level Input Current IINM (Note 4) -10 +10 µA

Input Current IIN -150 +150 µA

SINGLE-ENDED OUTPUT (GPO)

High Level Output Voltage VOH1 IOUT = -2mA VIOVDD - 0.2 V

Low Level Output Voltage VOL1 IOUT = 2mA 0.2 V

OUTPUT Short-Circuit Current IOS VOUT = 0V

VIOVDD = 3.0V to 3.6V 16 35 64mA

VIOVDD = 1.7V to 1.9V 3 12 21



Note 2: Package thermal resistances were obtained using the method described in JEDEC specification JESD51-7, using a four-layer board. For detailed information on package thermal considerations, refer to japan.maximintegrated.com/thermal-tutorial.

Note 1: AGND, GND connected to PCB ground.

Absolute Maximum Ratings

Stresses beyond those listed under “Absolute Maximum Ratings” may cause permanent damage to the device. These are stress ratings only, and functional operation of the device at these or any other conditions beyond those indicated in the operational sections of the specifications is not implied. Exposure to absolute maximum rating conditions for extended periods may affect device reliability.

Package Thermal Characteristics

DC Electrical Characteristics


http://japan.maximintegrated.com/thermal-tutorial



OPEN-DRAIN INPUT/OUTPUT (RX/SDA, TX/SCL, LFLT)

High-Level Input Voltage VIH20.7 x

VIOVDDV


VIOVDDV

Input Current IIN2 (Note 5)RX/SDA, TX/SCL -110 +5 µA

LFLT -80 +5

Low-Level Output Voltage VOL2 IOUT = 3mAVIOVDD = 1.7V to 1.9V 0.4

VVIOVDD = 3.0V to 3.6V 0.3

Input Capacitance CIN Each pin (Note 9) 10 pF

DIFFERENTIAL SERIAL OUTPUT (OUT+, OUT-)

Differential Output Voltage VOD

Pre-emphasis off (Figure 1) 300 400 500

mV3.3dB preemphasis setting (Figure 2) 350 610

3.3dB deemphasis setting (Figure 2) 240 425

Change in VOD Between Complimentary Output States ΔVOD Preemphasis off, deemphasis only 15 mV

Output Offset Voltage(VOUT+ + VOUT-)/2 = VOS

VOS Preemphasis off 1.1 1.4 1.56 V

Change in VOS between Complimentary Output States ΔVOS 15 mV

Output Short-Circuit Current IOSVOUT+ or VOUT- = 0V -62

mAVOUT+ or VOUT- = 1.9V 25

Magnitude of Differential Output Short-Circuit Current IOSD VOD = 0V 25 mA

Output Termination Resistance (Internal) ROUT From OUT+, OUT- to VAVDD 45 54 63 Ω

SINGLE-ENDED SERIAL OUTPUT (OUT+, OUT-)

Single-Ended Output Voltage VOUT

Pre-emphasis off, high drive (Figure 3) 375 500 625

mV3.3dB preemphasis setting, high drive (Figure 2) 435 765

3.3dB deemphasis setting, high drive (Figure 2) 300 535

Output Short-Circuit Current IOSVOUT+ or VOUT- = 0V -69

mAVOUT+ or VOUT- = 1.9V 32

Output Termination Resistance (Internal) RO From OUT+ or OUT- to VAVDD 45 54 63 Ω



DC Electrical Characteristics (continued)




REVERSE CONTROL CHANNEL RECEIVER (OUT+, OUT-)

High Switching Threshold VCHRNormal-immunity mode 27

mVHigh-immunity mode 40

Low Switching Threshold VCLRNormal-immunity mode -27

mVHigh-immunity mode -40

LINE FAULT DETECTION INPUT (LMN_)

Short-to-GND Threshold VTG Figure 4 0.3 V

Normal Threshold VTN Figure 4 0.57 1.07 V

Open Threshold VTO Figure 4 1.45 VIO + 0.06 V

Open Input Voltage VIO Figure 4 1.47 1.75 V

Short-to-Battery Threshold VTE Figure 4 2.47 V

LVDS INPUTS (RXIN_, RXCLKIN_)

Differential Input High Threshold VTH VCM = 1.2V 50 mV

Differential Input Low Threshold VTL VCM = 1.2V -50 mV

Input Differential Termination Resistance RTERM 85 110 135 Ω

Input Current IIN+, IIN-PWDN = high or low, IN+ and IN- are shorted -25 +25 µA

Power-Off Input Current IIN0+, IIN0- VAVDD = VDVDD = VIOVDD = 0V -40 +40 µA

POWER SUPPLY

Total Supply Current (AVDD + DVDD + IOVDD) (Note 6) (Worst-Case Pattern, Figure 5)

IWCS

BWS = low

fPCLKIN_ = 16.6MHz 100 125

mA

fPCLKIN_ = 33.3MHz 106 140

fPCLKIN_ = 66.6MHz 123 155

fPCLKIN_ = 104MHz 146 190

BWS = midfPCLKIN_ = 36.6MHz 108 145


LVDSVDD Worst-Case Supply Current (Figure 5, Note 6)

IWCS

BWS = low

fPCLKIN_ = 16.6MHz 24 30

mA




BWS = midfPCLKIN_ = 36.6MHz 29 35









CLOCK INPUT (RXCLKIN)

Clock Frequency fRXCLKIN_

BWS = low, DRS = ‘1’ 8.33 16.66

MHz

BWS = low, DRS = ‘0’ 16.66 104

BWS = mid, DRS = ‘1’ 18.33 36.66

BWS = mid, DRS = ‘0’ 36.66 104

BWS = high, DRS = ‘1’ 6.25 12.5

BWS = high, DRS = ‘0’ 12.5 78

I2C/UART PORT TIMING

I2C/UART Bit Rate 9.6 1000 kbps

Output Rise Time tR30% to 70%, CL = 10pF to 100pF, 1kΩ pullup to IOVDD 20 150 ns

Output Fall Time tF70% to 30%, CL = 10pF to 100pF, 1kΩ pullup to IOVDD 20 150 ns


Sleep Mode Supply Current ICCSSingle wake-up receiver enabled, LVDS inputs not driven 42 170 µA

Power-Down Supply Current ICCZ PWDN = GND 6 120 µA

ESD PROTECTION

OUT+, OUT- (Note 6) VESD

Human body model, RD = 1.5kΩ, CS = 100pF ±8

kV

IEC 61000-4-2, RD = 330Ω, CS = 150pF

Contact discharge ±10

Air discharge ±12

ISO 10605, RD = 2kΩ, CS = 330pF


Air discharge ±25

RXIN_, RXCLKIN_ (Note 7) VESD

Human body model, RD = 1.5kΩ, CS = 100pF ±8

kV

IEC 61000-4-2, RD = 330Ω, CS = 150pF


Air discharge ±20

ISO 10605, RD = 2kΩ, CS = 330pF


Air discharge ±30

All Other Pins (Note 8) VESDHuman body model, RD = 1.5kΩ, CS = 100pF ±4 kV




AC Electrical Characteristics




I2C TIMING (Figure 6)

SCL Clock Frequency fSCL

Low fSCL range :(I2CMSTBT = 010, I2CSLVSH = 10) 9.6 100 kHz

Mid fSCL range :(I2CMSTBT 101, I2CSLVSH = 01) > 100 400 kHz

High fSCL range :(I2CMSTBT = 111, I2CSLVSH = 00) > 400 1000 kHz

START Condition Hold Time tHD:STA fSCL range

Low 4.0

µsMid 0.6

High 0.26

Low Period of SCL Clock tLOW fSCL range

Low 4.7

µs

Mid 1.3

High

VIOVDD = 1.7V to < 3V (Note 9) 0.6

VIOVDD = 3.0V to 3.6V 0.5

High Period of SCL Clock tHIGH fSCL range

Low 4.0

µsMid 0.6

High 0.26

Repeated START Condition Setup Time tSU:STA fSCL range

Low 4.7

µsMid 0.6

High 0.26

Data Hold Time tHD:DAT fSCL range

Low 0

µsMid 0

High 0

Data Setup Time tSU:DAT fSCL range

Low 250

µsMid 100

High 50

Setup Time for STOP Condition tSU:STO fSCL range

Low 4.0

µsMid 0.6

High 0.26

Bus Free Time tBUF fSCL range

Low 4.7

µsMid 1.3

High 0.5



AC Electrical Characteristics (continued)




Data Valid Time tVD:DAT fSCL range

Low 3.45

µs

Mid 0.9

High

VIOVDD = 1.7V to < 3V (Note 10)

0.55

VIOVDD = 3.0V to 3.6V 0.45

Data Valid Acknowledge Time tVD:ACK fSCL range

Low 3.45

µs

Mid 0.9

High

VIOVDD = 1.7V to < 3V (Note 11)

0.55

VIOVDD = 3.0V to 3.6V 0.45

Pulse Width of Spikes Suppressed tSP fSCL range

Low 50

nsMid 50

High 50

Capacitive Load Each Bus Line CB Note 12 100 pF

SWITCHING CHARACTERISTICS (Note 12)

Differential Output Rise/Fall Time tR, tF

20% to 80%, VOD ≥ 400mV, RL = 100Ω, serial bit rate = 3.12Gbps 90 150 ps

Total Serial Output Jitter (Differential Output) tTSOJ1

3.12Gbps PRBS signal, measured at VOD = 0V differential, pre-emphasis disabled, Figure 7

0.21 UI

Deterministic Serial Output Jitter (Differential Output) tDSOJ2

3.12Gbps PRBS signal, measured at VOD = 0V differential, pre-emphasis disabled, Figure 7

0.09 UI

Total Serial Output Jitter (Single-Ended Output) tTSOJ1

3.12Gbps PRBS signal, measured at VO/2, pre-emphasis disabled, Figure 3 0.19 UI

Deterministic Serial Output Jitter (Single-Ended Output) tDSOJ2

3.12Gbps PRBS signal, measured at VO/2, Pre-emphasis disabled, Figure 3 10 UI

CNTL_ Input Setup Time tSET Figure 8 3 ns

CNTL_ Input Hold Time tHOLD Figure 8 1.5 ns

RXIN_ Skew Margin tRSKM No RXCLKIN spread, Figure 9 0.3 UI






Note 3: Limits are 100% production tested at TA = +105°C. Limits over the operating temperature range are guaranteed by design and characterization, unless otherwise noted.

Note 4: To provide a midlevel, leave the input open, or, if driven, put driver in high impedance. High-impedance leakage current must be less than ±10μA.

Note 5: IIN MIN due to voltage drop across the internal pullup resistor.Note 6: HDCP not enabled (MAX9281 only). See Table 23 for additional supply current when HDCP is enabled.Note 7: Specified pin to ground.Note 8: Specified pin to all supply/ground.Note 9: The I2C bus standard tLOW min = 0.5µs. Note 10: The I2C bus standard tVD:DAT max = 0.45µs. Note 11: The I2C bus standard tVD:ACK max = 0.45µs. Note 12: Not production tested. Guaranteed by design.Note 13: Measured in serial link bit times. Bit time = 1/(30 x fPCLKIN) for BWS = ‘0’ or open. Bit time = 1/(40 x fPCLKIN)

for BWS = ‘1’.


GPI to GPO Delay tGPIODeserializer GPI to serializer GPO, Figure 10

350 µs

Serializer Delay (Note 13) tSD Figure 11Spread-spectrum enabled 5440

BitsSpread-spectrum disabled 1920

Link Start Time tLOCK Figure 12 3.5 ms

Power-Up Time tPU Figure 13 8 ms

I2S/TDM INPUT TIMING

WS Frequency fWS See Table 5 8 192 kHz

Sample Word Length nWS See Table 5 8 32 Bits

SCK Frequency fSCK fSCK = fWS x nWS x (2 or 8) (8 x 2) x 2 (192 x 32) x 8 kHz

SCK Clock High Time tHC VSCK ≥ VIH, tSCK = 1/fSCK (Note 13) 0.35 x tSCK ns

SCK Clock Low Time tLC VSCK ≥ VIL, tSCK = 1/fSCK (Note 13) 0.35 x tSCK ns

SD, WS Setup Time tSET Figure 14 (Note 13) 2 ns

SD, WS Hold Time tHOLD Figure 14 (Note 13) 2 ns





(VAVDD = VDVDD = VIOVDD = 1.8V, VLVDSVDD = 3.3V, TA = +25°C, unless otherwise noted.)

120

130

140

150

160

170

180

5 15 25 35 45 55 65 75 85 95 105

SUPP

LY C

URRE

NT (m

A)

RXCLKIN FREQUENCY (MHz)

SUPPLY CURRENTvs. RXCLKIN FREQUENCY (BWS = LOW)

toc01

PRBS ON,COAX MODE,

SS OFF,HDCP OFF

PREEMPHASIS = 0x00

PREEMPHASIS = 0x01 to 0x04

PREEMPHASIS = 0x0B to 0x0F

120

130

140

150

160

170

180

15 30 45 60 75 90 105

SUPP

LY C

URRE

NT (m

A)


SUPPLY CURRENTvs. RXCLKIN FREQUENCY (BWS = OPEN)

toc02

PRBS ON, COAX MODE,

SS OFF, HDCP OFF

PREEMPHASIS = 0x00



120

130

140

150

160

170

180

5 20 35 50 65 80

SUPP

LY C

URRE

NT (m

A)


SUPPLY CURRENTvs. RXCLKIN FREQUENCY (BWS = HIGH)

toc03

PRBS ON,COAX MODE,

SS OFF,HDCP OFF

PREEMPHASIS = 0x00



120

130

140

150

160

170

180

5 15 25 35 45 55 65 75 85 95 105

SUPP

LY C

URRE

NT (m

A)


SUPPLY CURRENTvs. RXCLKIN FREQUENCY (BWS = LOW)

toc04

PRBS ON,COAX MODE,

PE OFF,HDCP OFF

ALL SPREAD VALUES

120

130

140

150

160

170

180

15 30 45 60 75 90 105

SUPP

LY C

URRE

NT (m

A)


SUPPLY CURRENTvs. RXCLKIN FREQUENCY (BWS = OPEN)

toc05

PRBS ON,COAX MODE,

PE OFF,HDCP OFF

ALL SPREAD VALUES


Maxim Integrated 15japan.maximintegrated.com

標準動作特性


(VAVDD = VDVDD = VIOVDD = 1.8V, VLVDSVDD = 3.3V, TA = +25°C, unless otherwise noted.)

120

130

140

150

160

170

180

5 20 35 50 65 80

SUPP

LY C

URRE

NT (m

A)


SUPPLY CURRENTvs. RXCLKIN FREQUENCY (BWS = HIGH)

toc06

PRBS ON,COAX MODE,

PE OFF,HDCP OFF

ALL SPREAD VALUES

-90

-80

-70

-60

-50

-40

-30

-20

-10

0

10

31 31.5 32 32.5 33 33.5 34 34.5 35 35.5

OUTP

UT P

OWER

(dBm

)


OUTPUT SPECTURMvs. RXCLKIN FREQUENCY

(VARIOUS SPREAD)toc07

2% SPREAD

0% SPREAD

1% SPREAD

0.5% SPREAD

4% SPREAD

fPCLKIN = 33.3MHz

-100

-90

-80

-70

-60

-50

-40

-30

-20

-10

0

10

62 63 64 65 66 67 68 69 70 71

OUTP

UT P

OWER

(dBm

)


OUTPUT SPECTURMvs. RXCLKIN FREQUENCY

(VARIOUS SPREAD)toc08

2% SPREAD

0% SPREAD

1% SPREAD

0.5% SPREAD

4% SPREAD

fPCLKIN = 66.6MHz

0

20

40

60

80

100

120

0 5 10 15 20 25

RXCL

KIN

FREQ

UENC

Y (M

Hz)

CABLE LENGTH (m)

MAXIMUM RXCLKIN FREQUENCYvs. COAX CABLE LENGTH (BER ≤ 10-10)

toc09

BER CAN BE AS LOW AS 10-12 FOR CABLE LENGTHS LESS THAN 15m

OPTIMUM PE/EQ

NO PE, 10.7dB EQ

NO PE/EQ


Maxim Integrated 16japan.maximintegrated.com

標準動作特性(続き)


TOP VIEW

MAX9277MAX9281

TQFN(7mm x 7mm x 0.75mm)

13

14

15

16

17

18

19

20

21

22

23

24

AGND

+ LVDSVDD

AVDD

SD

SCK

WS

CNTL1

CNTL2

AGND

DVDD

GND

IOVDD

48

47

46

45

44

43

42

41

40

39

38

37

1 2 3 4 5 6 7 8 9 10 11 12

CX/TP

*CONNECT EP TO GROUND PLANE

AVDD*EP

ADD1

AUTOS

MS/CNTL0

CDS/CNTL3

PWDN

BWS

ADD0

DVDD

GND

IOVDD

RXIN

3+

RXIN

3-

RXCL

KIN+

RXCL

KIN-

RXIN

2+

RXIN

2-

AGND

LVDS

VDD

RXIN

1+

RXIN

1-

RXIN

0+

RXIN

0-

36 35 34 33 32 31 30 29 28 27 26 25

RX/S

DA

TX/S

CL

CONF

1

LMN1

AGND

OUT-

OUT+

AVDD

LMN0

LFLT

GPO/

HIM

CONF

0



端子名称機能

1–4, 7, 8, 11, 12

RXIN_-, RXIN_+

LVDSデータ入力。RXIN0_〜RXIN2_を使用する場合は、BWS = ローに設定してください(3チャネルモード)。RXIN0_〜RXIN3_を使用する場合は、BWS = ハイまたはオープンに設定してください(4チャネルまたは広帯域モード)。HDCPがイネーブルされている場合は特定のデータビットが暗号化されます(MAX9281のみ、表3)

5, 14 LVDSVDD 3.3V LVDS電源。できる限りデバイスの近くに配置した0.1µFと0.001µFのコンデンサで、LVDSVDDをAGNDに接続してください(値の小さい方のコンデンサがLVDSVDD側)。

6, 13, 21, 29 AGND アナログおよびLVDSグランド

9, 10 RXLKIN-, RXCLKIN+ LVDSクロック入力。PLLリファレンスクロックを供給します。

15, 32, 47 AVDD 1.8Vアナログ電源。できる限りデバイスの近くに配置した0.1µFと0.001µFのコンデンサで、AGNDをEPに接続してください(値の小さい方のコンデンサがAVDD側)。

16 SDGNDへのプルダウンを内蔵したI2S/TDMシリアルデータ入力。SDをPCLKINの選択されたエッジでラッチされる補助的な制御/データ入力として使用する場合は、I2S/TDMの符号化をディセーブルします。HDCPがイネーブルされている場合は暗号化されます。

17 SCK GNDへのプルダウンを内蔵したI2S/TDMシリアルクロック入力。

端子説明

ピン配置


端子名称機能

18 WS GNDへのプルダウンを内蔵したI2S/TDMワード選択入力

19 CNTL1

GNDへのプルダウンを内蔵した制御入力。入力データはRXCLKIN_の各サイクルでラッチされます(図15)。CNTL1は3チャネルモード(BWS = ロー)では利用することができません。この入力を使用する場合は、BWS = ハイまたはオープン(4チャネルまたは広帯域モード)に設定します。HDCPがオンの場合、CNTL1は暗号化されません(MAX9281のみ)。CNTL1またはRES (VESA標準パネル仕様の｢Reserved｣)は内部ビットDIN27にマッピングされます。｢予備ビット(RES)/CNTL1｣の項を参照してください。

20 CNTL2

GNDへのプルダウンを内蔵した制御入力。入力データはRXCLKIN_の各サイクルでラッチされます(図15)。CNTL2は3チャネルモード(BWS = ロー)では利用することができません。この入力を使用する場合は、BWS = ハイまたはオープン(4チャネルまたは広帯域モード)に設定します。HDCPがオンの場合、CNTL2は暗号化されません(MAX9281のみ)。CNTL2は内部ビットDIN28にマッピングされます。

22, 39 DVDD 1.8Vデジタル電源。できる限りデバイスの近くに配置した0.1µFと0.001µFのコンデンサで、DVDDをGNDに接続してください(値の小さい方のコンデンサがDVDD側)。

23, 38 GND デジタルおよび入出力グランド

24, 37 IOVDDI/O電源電圧。1.8V〜3.3VのロジックI/O電源です。できる限りデバイスの近くに配置した0.1µFと0.001µFのコンデンサで、IOVDDをGNDに接続してください(値の小さい方のコンデンサがIOVDD側)。IOVDDはLVDS入力とOUT+/-以外の全端子の電圧レベルを設定します。

25 RX/SDA

IOVDDへの30kΩのプルアップを内蔵したUART受信/I2Cシリアルデータ入出力。機能は起動時のCONF[1:0]の状態によって決まります(表11)。RX/SDAはオープンドレインのドライバを備えているため、プルアップ抵抗が必要です。 RX：シリアライザのUARTの入力。 SDA：シリアライザのI2Cマスター/スレーブのデータ入出力。

26 TX/SCL

IOVDDへの30kΩのプルアップを内蔵したUART送信/I2Cシリアルクロック入出力。機能は起動時のCONF[1:0]の状態によって決まります(表11)。TX/SCLはオープンドレインのドライバを備えているため、プルアップ抵抗が必要です。 TX：シリアライザのUARTの出力。 SCL：シリアライザのI2Cマスター/スレーブのクロック入出力。

27 CONF1 3レベルの設定入力。CONF1の状態は、起動時またはパワーダウンモード(PWDN = ロー)からの復帰時にラッチされます。詳細については表11を参照してください。

28 LMN1 ラインフォルトモニタ入力1 (詳細については図4を参照)。

30 OUT- 反転CML同軸/ツイストペアシリアル出力

31 OUT+ 非反転CML同軸/ツイストペアシリアル出力

33 LMN0 ラインフォルトモニタ入力0 (詳細については図4を参照)。

34 LFLTアクティブロー、オープンドレインのラインフォルト出力。LFLTはIOVDDへの60kΩのプルアップ抵抗を内蔵しています。LFLT = ローでラインフォルトを示します。PWDN = ローのとき、LFLTはハイ出力です。

35 GPO/HIM

汎用出力/高耐性モード入力。起動時またはパワーダウンモード(PWDN = ロー)からの復帰時にはGNDへのプルダウンを内蔵したHIM入力として機能し、起動後には自動的にGPO出力に切り替わります。 HIM：デフォルトのHIGHIMMのビット値は、起動時またはパワーダウンモード(PWDN = ロー)からの復帰時にラッチされ、アクティブハイです。ハイに設定する場合はHIMを30kΩの抵抗でIOVDDに接続し、ローに設定する場合はオープンのままにします。HIGHIMMは、起動後に別の値に設定することができます。デシリアライザのHIGHIMMを同じ値に設定する必要があります。 GPO：出力は、デシリアライザのGPI (またはINT)入力の状態に従います。起動後またはPWDNがローのとき、GPOはローです。



端子説明(続き)


端子名称機能

36 CONF0 3レベルの設定入力。CONF0の状態は、起動時またはパワーダウンモード(PWDN = ロー)からの復帰時にラッチされます。詳細については表11を参照してください。

40 ADD0 3レベルのアドレス選択入力。ADD0の状態は、起動時またはパワーダウンモード(PWDN = ロー)からの復帰時にラッチされます。詳細については表2を参照してください。

41 BWS3レベルのバス幅選択入力。BWSをシリアルリンクの両側で同じレベルに設定します。3チャネルモードにするには、BWS = ローに設定します。4チャネルモードにするには、BWS = ハイに設定します。広帯域幅モードにするには、BWS = オープンに設定します。

42 PWDNEPへのプルダウンを内蔵したアクティブローのパワーダウン入力。パワーダウンモードに移行して消費電力を削減するには、PWDNをローに設定します。

43 CDS/CNTL3

GNDへのプルダウンを内蔵した制御方向選択/補助制御信号入力。機能はCDSCNTL3レジスタビットによって決まり、起動時のデフォルトはCDSです。CDS (CDSCNTL3 = 0)：GNDへのプルダウンを内蔵した制御リンクの方向選択入力。制御チャネルのマスターのµCがシリアライザに接続されている場合は、CDS = ローに設定します。制御チャネルのマスターのµCがデシリアライザに接続されている場合は、CDS = ハイに設定します。CNTL3 (CDSCNTL3 = 1)：広帯域幅モード(BWS = オープン)でのみ使用されます。HDCPがイネーブルのとき、CNTL3は暗号化されません(MAX9281のみ)。

44 MS/CNTL0

GNDへのプルダウンを内蔵したモード選択/補助制御信号入力。機能はMSCNTL0レジスタビットによって決まり、起動時のデフォルトはMSです。MS (MSCNTL0 = 0)：ベースモードを選択するには、MS = ローに設定します。バイパスモードを選択するには、MS = ハイに設定します。CNTL0 (MSCNTL0 = 1)：広帯域幅モード(BWS = オープン)でのみ使用されます。HDCPがイネーブルのとき、CNTL0は暗号化されません(MAX9281のみ)。

45 AUTOS

GNDへのプルダウンを内蔵したアクティブローのオートスタート入力。起動時またはパワーダウンモード(PWDN = ロー)からの復帰時にシリアライズをディセーブルするには、AUTOS = ハイに設定します。起動時またはパワーダウンモードからの復帰時にシリアライズおよび自動PLL範囲選択をイネーブルするには、AUTOS = ローに設定します。

46 ADD1 3レベルのアドレス選択入力。ADD1の状態は、起動時またはパワーダウンモード(PWDN = ロー)からの復帰時にラッチされます。詳細については表2を参照してください。

48 CX/TP GNDへのプルダウンを内蔵した同軸/ツイストペア入力。ツイストペアケーブル駆動(差動出力)の場合は、CX/TPをローに設定します。同軸ケーブル駆動(シングルエンド出力)の場合は、CX/TPをハイに設定します。

— EP エクスポーズドパッド。EPは内部でAGNDに接続されています。適切な熱的および電気的性能を実現するために、一連のビアを介してEPをPCBのグランドプレーンに接続する必要があります。



端子説明(続き)


SCRAMBLE /PARITY/8b/10b/9b/10b/

ENCODE

LVDS TOPARALLEL

CNTL1 (4-CH)

CNTL1 (9b10b)

PARALLELTO

SERIAL

MAX9277MAX9281

REVERSECONTROLCHANNEL

HDCPDECRYPT

(MAX9281ONLY)

HDCPDECRYPT

CONTROLMS, CDS

UART/I2C

GPO/HIMSD SCK WS TX /SCL RX/SDA AUTOSBWS CONF[3:0] ADD[1:0]

HDCPKEYS

RGB

HSVSDE

HSVSDE

ACB

CNTL[3:0](9b10b)

DIN[28:27](30-BIT)

FCC

HDCPCONTROL

AUDIO

FIFO

7x PLL

CONTROL(9b10b)

SYNC

VIDEO

CLKDIV

SSPLL

RES/CNTL1(4-CH)

CNTL0/MS,CNTL3/CDS

CNTL2

CNTL1

RXIN3 (4CH)

RXIN2

RXIN1

RXIN0

RXCLKIN

RGB[23:18](4 CH OR 9b10b)

RGB[17:0]

CML TX

LMN1

LMN0

LFLT

OUT+

CX/TP

OUT-

RX

PWDN

FILTERPLL LINE

FAULTDETECT

CNTL2 (4-CH)

CNTL2 (9b10b)

CNTL0 CNTL3 (9b10b)

MS, CDS



ファンクションダイアグラム


図 1. シリアル出力パラメータ

図 2. OUT+、OUT- での出力波形

図 3. シングルエンド出力テンプレート

OUT-

VOD

VOS

GND

RL/2

RL/2

OUT+

OUT-

OUT+

(OUT+) - (OUT-)

VOS(-) VOS(+)

((OUT+) + (OUT-))/2

VOS(-)

VOD(-)VOD(-)

VOD = 0V

DVOS = |VOS(+) - VOS(-)|

DVOD = |VOD(+) - VOD(-)|

VOD(+)

OUT+

OUT-

VOS VOD(P) VOD(D)

SERIAL-BITTIME

OUT+OR

OUT-

VO/2 VO/2VO VO




図 4. ラインフォルト検出回路

図 5. ワーストケースパターンの入力

OUTPUTLOGIC(OUT+)

LFLT REFERENCEVOLTAGE

GENERATOR

CONNECTORS

*±1% TOLERANCE

LEAVE UNUSED LINE FAULTINPUT UNCONNECTED

OUTPUTLOGIC(OUT-)

GMSLSERIALIZER

GMSLSERIALIZER

45.3kΩ*

LMN1

LMN1

LMN0

LMN0

45.3kΩ*

1.8V

4.99kΩ*

49.9kΩ* 49.9kΩ*

4.99kΩ*

TWISTED PAIR

COAX

OUT+

OUT-

CONNECTORS

GMSLSERIALIZER

45.3kΩ*LMN0

49.9Ω*

1.5V

4.99kΩ*

49.9kΩ*

OUT+

OUT-

RXCLKIN+

RXCLKIN-

RXIN0+ TO RXIN3+

RXIN0- TO RXIN3-

CNTL_




図 6. I2C のタイミングパラメータ

図 7. 差動出力テンプレート

図 8. 入力のセットアップおよびホールド時間

PROTOCOL

SCL

SDA

STARTCONDITION

(S)

BIT 7MSB(A7)

BIT 6(A6)

BIT 0(R/W)

ACKNOWLEDGE(A)

STOPCONDITION

(P)

tSU;STA

VIOVDD x 0.7

VIOVDD x 0.7

VIOVDD x 0.3

VIOVDD x 0.3

tLOW tHIGH

tBUF

tHD;STA

trtSP

tf

tSU;DAT tHD;DAT tVD;DAT tVD;ACK tSU;STO

1/fSCL

800mVP-P

tTSOJ12

tTSOJ12

RXIN_+/RXIN_-

RXCLKIN+

CNTL_

RXCLKIN-

tSET tHOLD

VIHMIN

VILMAX




図 9. LVDS レシーバ入力のスキューマージン

図 12. リンクのスタートアップ時間

図 10. GPI-GPO 間の遅延

図 11. シリアライザの遅延

MIN MAXINTERNAL STROBE

IDEAL

tRSKM tRSKM

IDEAL SERIAL-BIT TIME

RXCLKIN-

SERIAL LINK INACTIVE SERIAL LINK ACTIVE

CHANNELDISABLED

REVERSE CONTROLCHANNEL ENABLED


PWDN MUST BE HIGH

RXCLKIN+

tLOCK

500µs

tGPIO tGPIO

VOH_MIN

VOL_MAX

VIH_MIN

VIL_MAX

DESERIALIZERGPI

SERIALIZERGPO

N-1 N

FIRST BIT LAST BIT

N N+1N-1 N+2 N+3

RXCLKIN+

RXCLKIN-

OUT+/OUT-

RXIN_+/RXIN_-

EXPANDED TIME SCALE

tSD




図 13. 起動遅延

図 14. 入力 I2S のタイミングパラメータ

500µs

POWERED DOWN POWERED UP, SERIALLINK INACTIVE POWERED UP, SERIAL LINK ACTIVE

tPU

VIH1

REVERSE CONTROLCHANNEL DISABLED


REVERSE CONTROLCHANNEL DISABLED


PWDN

RXCLKIN+

RXCLKIN-

WS

tHOLD tSET

tHOLD tSET tHC

tSCK

tLC

SCK

SD/CNTL0




詳細シリアライザのMAX9277/MAX9281は、デシリアライザのMAX9276/MAX9280と組み合わせたときにフル機能で動作しますが、ギガビットマルチメディアシリアルリンク(GMSL)デバイスのMAX9249〜MAX9270ファミリに対して下位互換性があり、どのGMSLデバイスと組み合わせても基本的な機能を発揮します。MAX9281は広帯域幅デジタルコンテンツ保護(HDCP)を備えていますが、MAX9277は備えていません。

このシリアライザは最大シリアルビットレートが3.12Gbpsで最長15mのケーブルに対応し、24ビット3チャネルモードと27ビット広帯域幅モードでは104MHz、32ビット4チャネルモードでは78MHzの最高出力クロックで動作します。このビットレートと出力の柔軟性によって、24ビットカラーでQVGA (320 x 240)〜1920 x 720以上のさまざまなディスプレイのほか、メガピクセルのイメージセンサーにも対応します。符号化したオーディオチャネルでは、I2SのL-PCMステレオと最大8チャネルのTDMモードL-PCMをサポートしています。32kHz〜192kHzのサンプルレートが8〜32ビットのサンプル深度でサポートされています。出力プリ/デエンファシスとGMSLデシリアライザのイコライゼーションによってケーブル長が延長され、リンクの信頼性が向上します。

制御チャネルを介して、µCでシリアライザとデシリアライザのレジスタやペリフェラル上のレジスタを設定すること

ができます。この制御チャネルはHDCP機能の実行にも使用可能です(MAX9281のみ)。µCはリンクの一端か、または2つのµCを使用するときは両端に配置されます。制御チャネルでは2つの動作モードを利用可能です。ベースモードではI2CまたはGMSL UARTプロトコルのどちらかを使用し、バイパスモードではユーザー定義のUARTプロトコルを使用します。UARTプロトコルではフルデュプレックス通信が可能で、I2Cではハーフデュプレックス通信が可能です。

スペクトラム拡散を利用すると、シリアル出力のEMIを低減することができます。シリアル出力とLVDS入力は、ISO 10605とIEC 61000-4-2のESD保護基準に適合しています。

レジスタマッピングレジスタはシリアライザの動作条件を設定し、ベースモードで制御チャネルを使用して設定されます。MAX9277/MAX9281はそれ自体のデバイスアドレスと、組み合わせるデシリアライザのデバイスアドレスを保持します。同様に、デシリアライザはそれ自体のデバイスアドレスとMAX9277/MAX9281のアドレスを保持します。デバイスアドレスが変更されるたびに、必ずその新しいアドレスを両方のデバイスに書き込む必要があります。シリアライザのデフォルトのデバイスアドレスは、ADD[1:0]によって設定されます(表1と表2を参照)。両デバイスのレジスタ0x00と0x01がデバイスアドレスを保持します。

レジスタアドレス(16進)

起動時のデフォルト(16進)

起動時のデフォルトの設定 (MSBから)

0x000x40, 0x44, 0x48, 0x80, 0x84, 0x88, 0xC0, 0xC4, 0xC8

SERID = XX00XX0、シリアライザのデバイスアドレスはADD0とADD1によって決まります(表2)CFGBLOCK = 0、レジスタ0x00〜0x1Fは読み書き可能です

0x010x50, 0x54, 0x58, 0x90, 0x94, 0x98, 0xD0, 0xD4, 0xD8

DESID = XX01XX0、デシリアライザのデバイスアドレスはADD0とADD1によって決まります(表2)予備 = 0

0x02 0x1F, 0x3F

SS = 00X、スペクトラム拡散の設定は起動時のCONF[1:0]端子の状態で決まりますAUDIOEN = 1、I2S/TDMチャネルはイネーブルですPRNG = 11、ピクセルクロック範囲を自動的に検出しますSRNG = 11、シリアルデータレートを自動的に検出します

0x03 0x00 AUTOFM = 00、ロック後に1回だけ拡散変調率を較正しますSDIV = 000000、鋸歯分周器を自動較正します

表1. 起動時のデフォルトのレジスタマップ(表25と表26を参照)




表1. 起動時のデフォルトのレジスタマップ(表25と表26を参照) (続き)




0x04 0x07, 0x17, 0x87, 0x97

SEREN = 0 (AUTOS = ハイ)、SEREN = 1 (AUTOS = ロー)、シリアルリンクイネーブルのデフォルトは起動時のAUTOS端子の状態で決まりますCLINKEN = 0、設定リンクはディセーブルですPRBSEN = 0、PRBSテストはディセーブルですSLEEP = 0または1、スリープモードの状態は起動時のCDS/CNTL3およびAUTOS端子の状態で決まります(｢リンクのスタートアップ手順｣の項を参照)INTTYPE = 01、ローカル制御チャネルはUARTを使用します(I2CSEL = 0、CDS = 1、MS = 0の場合)REVCCEN = 1、逆方向制御チャネルはアクティブです(受信時)FWDCCEN = 1、順方向制御チャネルはアクティブです(送信時)

0x05 0x70

I2CMETHOD = 0、I2Cパケットにレジスタアドレスを含みますDISJITFILT = 1、ジッタフィルタはディセーブルですCMLLVL = 11、CMLツイストペア出力レベルは400mVですPREEMP = 0000、プリエンファシスはディセーブルです

0x06 0x40 予備 = 01000000

0x07 0x22 予備 = 00100010

0x08 0x0A(Read only)

予備 = 0000LFNEG = 10、フォルトは検出されていませんLFPOS = 10、フォルトは検出されていません

0x09 0xXX(Read only) 予備 = XXXXXXXX

0x0A 0xXX(Read only) 予備 = XXXXXXXX

0x0B 0xXX(Read only) 予備 = XXXXXXXX

0x0C 0x20 X7PLLHIBW = 0、通常のX7PLLの帯域幅予備 = 0100000

0x0D 0x0F

SETGPO = 0、GPOをローに設定しますINVVSYNC = 0、シリアライザはVSYNCを反転しませんINVHSYNC = 0、シリアライザはHSYNCを反転しませんDISRES = 0、RESがデシリアライザに送信されますSKEWADJ = 1111、X7PLLのクロックスキュー調整なし

0x0E 0x00 INVDE = 0、シリアライザはDEを反転しません予備 = 0000000

0x0F 0x00 I2CSCRA = 0000000、I2CアドレストランスレータのソースAは0x00です予備 = 0

0x10 0x00 I2CDSTA = 0000000、I2CアドレストランスレータのデスティネーションAは0x00です予備 = 0

0x11 0x00 I2CSCRB = 0000000、I2CアドレストランスレータのソースBは0x00です予備 = 0

0x12 0x00 I2CDSTB = 0000000、I2CアドレストランスレータのデスティネーションBは0x00です予備 = 0








0x13 0xB6

I2CLOCACK = 0、順方向チャネルが利用可能でないときはアクノリッジが生成されませんI2CSLVSH = 01、I2Cのセットアップ/ホールド時間は469ns/234nsですI2CMSTBT = 101、I2C-I2Cマスタービットレート設定は339kbps (typ)ですI2CSLVTO = 10、I2C-I2Cスレーブリモートタイムアウトは1024µs (typ)です

0x14 0xA0CMLLVLCX = 1010、CML同軸出力レベルは500mVです予備 = 000DISRWAKE = 0、ウェイクアップレシーバはイネーブルです

0x15 0x50

DISDETRIG = 0、広帯域幅モードでDEトリガはイネーブルですCNTLTRIG = 10、DEがローのときCNTLトリガされます(広帯域幅モード)ENREVP = 1、正の入力逆方向チャネルレシーバはイネーブルですENREVN = 0、負の入力逆方向チャネルレシーバはディセーブルです予備 = 000

0x16 0xXX 予備 = XXXXXXXX

0x17 0x1F, 0x9FHIGHIMM = 0 (GPO/HIM = 0) HIGHIMM = 1 (GPO/HIM = 1)、逆方向チャネル耐性モードのデフォルトは起動時のGPO/HIM端子の状態によって決まります予備 = 0011111

0x18 0xXX (read only) 予備 = XXXXXXXX

0x19 0x4A 予備 = 01001010

0x1A 0x00

REVFAST = 0、高耐性モードで500kbpsのビットレートを使用します予備 = 0MSCNTL0 = 0、通常のMSの機能ですCDSCNTL3 = 0、通常のCDSの機能です予備 = 000REVARBTO = 0、逆方向チャネルのアービトレーションタイムアウトは256µsです (同軸スプリッタモードのみ)

0x1B 0x00INVSCK = 0、SCK入力を反転しませんINVWS = 0、WS入力を反転しません予備 = 000000

0x1E 0x2X(read only) ID = 00100011 (MAX9277)またはID = 00100111 (MAX9281)

0x1F 0x0X(read only)

予備 = 000CAPS = 0 (MAX9277)または1 (MAX9281)、MAX9281のみHDCPに対応REVISION = XXXX、リビジョン番号

0x80 to 0x84 0x0000000000 BKSV = 0x0000000000、HDCPレシーバのKSVは0x0000000000です

0x85 to 0x86 0x0000 RI = 0x0000、トランスミッタのRIは0x0000です

0x87 0x00 PJ = 0x00、トランスミッタのPJは0x00です

0x88 to 0x8F 0x0000000000000000(Read only) AN = 0000000000000000、セッション乱数(読取り専用)

0x90 to 0x94 0xXXXXXXXXXX(Read only)

AKSV = 0xXXXXXXXXXXXXXXXX、HDCPトランスミッタのKSVは0xXXXXXXXXXXです (読取り専用)




X = 不定。





0x95 0x00

PD_HDCP = 0、HDCP回路は起動状態ですEN_INT_COMP = 0、内蔵のリンク検証はディセーブルですFORCE_AUDIO = 0、通常のI2Sオーディオ動作ですFORCE_VIDEO = 0、通常のビデオリンク動作ですRESET_HDCP = 0、通常のHDCP動作ですSTART_AUTHENTICATION = 0、HDCPの認証は開始されていませんVSYNC_DET = 0、VSYNCの立上りエッジが未検出ですENCRYPTION_ENABLE = 0、HDCPの暗号化はディセーブルです

0x96 0x01(Read only)

予備 = 0000V_MATCHED = 0、SHA-1のハッシュ値が一致しませんPJ_MATCHED = 0、拡張リンク検証の応答が一致しませんR0_RI_MATCHED = 0、リンク検証の応答が一致しませんBKSV_INVALID = 1、無効なレシーバKSVです

0x97 0x00 予備 = 0000000REPEATER = 0、HDCPレシーバはリピータではありません

0x98 to 0x9C 0x0000000000 ASEED = 0x0000000000、オプションのRNGのシード値は0x0000000000です

0x9D to 0x9F 0x000000 DFORCE = 0x000000、FORCE_VIDEO = 1のときビデオデータを強制的に0x000000にします

0xA0 to 0xA3 0x00000000 SHA-1のH0パートのハッシュ値は0x00000000です

0xA4 to 0xA7 0x00000000 SHA-1のH1パートのハッシュ値は0x00000000です

0xA8 to 0xAB 0x00000000 SHA-1のH2パートのハッシュ値は0x00000000です

0xAC to 0xAF 0x00000000 SHA-1のH3パートのハッシュ値は0x00000000です

0xB0 to 0xB3 0x00000000 SHA-1のH4パートのハッシュ値は0x00000000です

0xB4 0x00予備 = 0000MAX_CASCADE_EXCEEDED = 0、カスケード接続されているHDCPデバイスは7つ以下ですDEPTH = 000、デバイスのカスケードの深さは0です

0xB5 0x00 MAX_DEVS_EXCEEDED = 0、接続されているHDCPデバイスは127以下ですDEVICE_COUNT = 0000000、0個のデバイスが接続されています

0xB6 0x00 GPMEM = 00000000、汎用メモリに0x00が格納されます

0xB7 to 0xB9 0x000000 予備 = 0x000000

0xBA to 0xFF All zero KSV_LIST = すべてゼロ、KSVは保存されていません




入力ビットマップ入力のビット幅はバス幅(BWS)端子の設定値に応じて変わります。表3にビットマップを示しています。

表2. デバイスアドレスのデフォルト(レジスタ0x00、0x01)

表3. 入力マップ(図15、図16を参照)

*シリアライザのアドレスの場合はX = 0、デシリアライザのアドレスの場合はX = 1。

*タイミングの要件の詳細については、｢広帯域幅モード｣の項を参照してください。**HDCPがイネーブルの場合は、暗号化されません(MAX9281のみ)。

MODE3-CHANNEL MODE

(BWS = LOW)

HIGH-BANDWIDTH MODE

(BWS = MID)

4-CHANNEL MODE(BWS = HIGH)SIGNAL INPUT PIN/

BIT POSITION

R[5:0] DIN[5:0] Used Used Used

G[5:0] DIN [11:6] Used Used Used

B[5:0] DIN [17:12] Used Used Used

HS, VS, DE DIN18/HS, DIN19/VS, DIN20/DE Used** Used** Used**

R[7:6] DIN [22:21] Not used Used Used

G[7:6] DIN [24:23] Not used Used Used

B[7:6] DIN [26:25] Not used Used Used

RES, CNTL[2:1] RES, CNTL[2:1] Not used Used*,** Used**

CNTL3, CNTL0 CDS/CNTL3, MS/CNTL0 Not used Used*,** Not used

I2S/TDMWS, SCK, SD

Used Used Used

AUX SIGNAL Used Used Used

PIN DEVICE ADDRESS(bin)

SERIALIZERDEVICE

ADDRESS(hex)

DESERIALIZERDEVICE

ADDRESS(hex)ADD1 ADD0 D7 D6 D5 D4 D3 D2 D1 D0

Low Low 1 0 0 X* 0 0 0 R/W 80 90

Low High 1 0 0 X* 0 1 0 R/W 84 94

Low Open 1 0 0 X* 1 0 0 R/W 88 98

High Low 1 1 0 X* 0 0 0 R/W C0 D0

High High 1 1 0 X* 0 1 0 R/W C4 D4

High Open 1 1 0 X* 1 0 0 R/W C8 D8

Open Low 0 1 0 X* 0 0 0 R/W 40 50

Open High 0 1 0 X* 0 1 0 R/W 44 54

Open Open 0 1 0 X* 1 0 0 R/W 48 58




図 15. LVDS の入力タイミング

図 16. LVDS のクロックおよびビット割当て

DIN1 DIN0 DIN6 DIN5 DIN4 DIN3 DIN2 DIN1 DIN0




CYCLE NCYCLE N-1

RXIN0+/RXIN0-

RXCLKIN+

RXIN1+/RXIN1-

RXIN2+/RXIN2-

RXIN3+/RXIN3-*

RXCLKIN-

CNTL1*

CNTL2*

SD SD

CNTL0

CNTL3

CNTL0**

CNTL3**

CNTL1/DIN27

CNTL2/DIN28

**CNTL0, CNTL3 ONLY USED IN HIGH-BANDWIDTH MODES*RXIN3+/-, CNTL1, CNTL2 ONLY USED IN 32-BIT AND HIGH-BANDWIDTH MODES

R1(R3)

R0(R2)

G0(G2)

R5(R7)

R4(R6)

R3(R5)

R2(R4)

R1(R3)

R0(R2)

G2(G4)

G1(G3)

B1(B3)

B0(R2)

G5(G7)

G4(G6)

G3(G5)

G2(G4)

G1(G3)

B3(B5)

B2(B4) DE VS

RES

HS B5(B7)

B4(B6)

B3(B5)

B2(B4)

R7(R1)

R6(R0)

B7(B1)

B6(B0)

G7(G1)

G6(G0)

R7(R1)

R6(R0)

CYCLE N-1 CYCLE N

RXIN0+/RXIN0- VESA(oLDI)

VESA(oLDI)

VESA(oLDI)

VESA(oLDI)

RXCLKIN+

RXCLKIN-

RXIN1+/RXIN1-

RXIN2+/RXIN2-

RXIN3+/RXIN3-




シリアルリンクの信号方式とデータ形式シリアライザは設定可能なプリ/デエンファシスとAC結合を備え、ツイストペアケーブルの駆動に差動CML信号方式、同軸ケーブルの駆動にシングルエンドCML信号方式を採用しています。デシリアライザは、AC結合および設定可能なチャネルイコライゼーションを使用します。

入力データはスクランブルされた後、8b/10b符号化されます(広帯域幅モードでは9b10b)。デシリアライザは埋め込まれたシリアルクロックを復元した後、データをサンプ

リング、復号化、およびスクランブル解除します。3チャネルモードでは、最初の21ビットにビデオデータが含まれています。4チャネルモードでは、最初の29ビットにビデオデータが含まれています。広帯域幅モードでは、最初の24ビットにビデオデータ、または特別な制御信号パケットが含まれています。最後の3ビットには、埋め込まれたオーディオチャネル、埋め込まれた順方向制御チャネル、シリアルワードのパリティビットが含まれます(図17および図18を参照)。

図 17. 3 チャネルモードのシリアルデータ形式

図 18. 4 チャネルモードのシリアルデータ形式

24 BITS

PACKETPARITY

CHECK BIT

ACB FCC PCBD0 D1

R0 R1 B5 HS VS DE

D20D19D18D17

MAX9281 NOTE: VS/HS MUST BE SET AT DIN[19:18] FOR HDCP FUNCTIONALITY. ONLY DIN[17:0] AND ACB HAVE HDCP ENCRYPTION.

RGB DATA CONTROL BITS

DIN0 DIN1 DIN17 DIN18/HS

DIN19/VS

DIN20/DE

SERIAL DATA

INPUT PIN

INPUT SIGNAL

WS SCK SD RX/SDA

TX/SCL

AUDIO ENCODE

I2S/TDM AUDIO UART/I2C

FORWARDCONTROL

CHANNEL BIT

D23

32 BITS

PACKETPARITY

CHECK BIT

D24 D25 D26 D27 D28 ACB FCC PCB

R6 R7

D0 D1

R0 R1 B5 HS VS DE

D22D21D20D19D18

G6 G7 B6 B7

D17

RGB DATA CONTROL BITS RGB DATA

AUXCONTROL

BITS


DIN19/VS

DIN20/DE DIN21 DIN22 DIN23 DIN24 DIN25 DIN26 DIN27/

CNTL1DIN28/CNTL2

SERIAL DATA

INPUT PIN

INPUT SIGNAL

WS SCK SD RX/SDA

TX/SCL

AUDIO ENCODE

I2S/ TDMAUDIO UART/ I2C

FORWARDCONTROL

CHANNEL BIT

MAX9281 NOTE: VS/HS MUST BE SET AT DIN[19:18] FOR HDCP FUNCTIONALITY. ONLY DIN[17:0], DIN[26:21] AND ACB HAVE HDCP ENCRYPTION.




予備ビット(RES)/CNTL14チャネルモードでは、シリアライザはデフォルトでRESをシリアルデータビット27にシリアライズします。CNTL1をシリアルデータビット27にマッピングするには、DISRES (レジスタ0x0DのD4) = 1に設定します。

データレートの選択シリアライザは、DRSビットとBWS入力を使用してRXCLKIN_の周波数範囲を設定します(表4)。RXCLKIN_の周波数範囲を6.25MHz〜16.66MHzの低データレートにする場合は、DRS = 1に設定します。RXCLKIN_の周波数範囲を12.5MHz〜104MHzの高データレートにする場合は、DRS = 0に設定します。

広帯域幅モードこのシリアライザは27ビットの広帯域幅モードを使用して、104MHzのピクセルクロックで24ビットRGBをサポートします。広帯域幅モードを使用するには、シリアライザとデシリアライザの両方でBWS = オープンに設定します。広帯域幅モードでは、シリアライザがHS、VS、DE、CNTL[3:0]を特殊なパケットに符号化します。HS、VS、

およびDE信号の立上りエッジの前と立下りエッジの後にピクセルを置き換えることによってパケットが送信されます。一方、CNTL[3:0]については、パケットが常にCNTL[3:0]の遷移の前にピクセルを置き換えます。HS、VS、DEのローのパルス幅は、2ピクセルクロックサイクル以上にします。デフォルトでは、DEがローのときにCNTL[3:0]は連続的にサンプリングされます。DEがハイの場合、CNTL[3:0]はHS/VSの遷移時にのみサンプリングされます。符号化されたパケットのDEトリガが望ましくない場合は、シリアライザでDISDETRIG = 0に設定し、CNTLTRIGビットを目的の値に設定して(レジスタ0x15)、CNTLのトリガ動作を変更します。DEが周期的でない場合は、デシリアライザでDETREN = 0に設定します。

オーディオチャネルオーディオチャネルは、8kHz〜192kHzのオーディオサンプリングレートと8ビット〜32ビット(2チャネルI2S)または64ビット〜256ビット(TDM64〜TDM256)のオーディオワード長をサポートしています。オーディオビットクロック(SCK)をRXCLKIN_と同期させる必要はありません。シリアライザが自動的にオーディオデータをRXCLKIN_と同期した単一のビットストリームに符号化します。デシリアライザはオーディオストリームを復号化して、オーディオワードをFIFOに格納します。オーディオレート検出が内蔵の発振器を使用して継続的にオーディオデータレートの判定を行い、I2S形式でオーディオを出力します。オーディオチャネルはデフォルトでイネーブルです。オーディオチャネルがディセーブルされると、SDは補助制御信号として処理されます。

シリアルリンクを介して送信される、エンコードされたオーディオデータは(ACBを通過して) RXCLKIN_と同期されるため、RXCLKIN_の周波数が低いと最大オーディオサンプリングレートが制限されます。表5は、さまざまなRXCLKIN_周波数における最大オーディオサンプリングレートを示しています。スペクトラム拡散の設定は、I2S/TDMのデータレートやWSのクロック周波数には影響しません。

図 19. 広帯域幅モードのシリアルデータ形式

表4. データレート選択表

D23

27 BITS

PACKETPARITY

CHECK BIT

ACB FCC PCB

R6 R7

D0 D1

R0 R1 B5 HS VS DE

D22D21D20D19D18

G6 G7 B6 B7

D17

RGB DATA CONTROL BITSRGB DATA AUX CONTROL


DIN19/VS

DIN20/DEDIN21 DIN22 DIN23 DIN24 DIN25 DIN26 DIN27/

CNTL1DIN28/CNTL2

SERIAL DATA

INPUT PIN

INPUT SIGNAL

WS SCK SD RX/SDA

TX/SCL

AUDIO ENCODE

I2S/TDM AUDIO UART/I2C

FORWARDCONTROL

CHANNEL BITCONTROL SIGNAL ENCODING

CDS/CNTL3

MS/CNTL0

27 BITS

SPECIAL SERIAL DATA PACKET

MAX9281 NOTE: VS/HS MUST BE SET AT DIN[20:18]. ONLY DIN[17:0], DIN[26:21] AND ACB HAVE HDCP ENCRYPTION.

DRS BIT SETTING

BWS PIN SETTING

RXCLKIN_ RANGE (MHz)

0 (high data rate)

Low (3-channel mode) 16.66 to 104

Mid (high bandwidth mode) 36.66 to 104

High (4-channel mode) 12.5 to 78

1 (low data rate)

Low 8.33 to 16.66

Mid 18.33 to 36.66

High 6.25 to 12.5




表5. さまざまなRXCLKIN_周波数における最大オーディオWS周波数(kHz)

+最大WSレートが192kHzを上回ります。*DRS = 0のRXCLKIN_周波数は、DRS = 1のRXCLKIN_周波数の2倍に等しくなります。

CH

AN

NEL

S

BITS PER

CHAN

RXCLKIN_ FREQUENCY(DRS = 0*)

(MHz)

12.5 15.0 16.6 20.0 25.0 30.0 35.0 40.0 45.0 50.0 100

2

8 + + + + + + + + + + +

16 + + + + + + + + + + +

18 185.5 + + + + + + + + + +

20 174.6 + + + + + + + + + +

24 152.2 182.7 + + + + + + + + +

32 123.7 148.4 164.3 + + + + + + + +

4

8 + + + + + + + + + + +

16 123.7 148.4 164.3 + + + + + + + +

18 112.0 134.4 148.8 179.2 + + + + + + +

20 104.2 125.0 138.3 166.7 + + + + + + +

24 88.6 106.3 117.7 141.8 177.2 + + + + + +

32 69.9 83.8 92.8 111.8 139.7 167.6 + + + + +

6

8 152.2 182.7 + + + + + + + + +

16 88.6 106.3 117.7 141.8 177.2 + + + + + +

18 80.2 93.3 106.6 128.4 160.5 + + + + + +

20 73.3 88.0 97.3 117.3 146.6 175.9 + + + + +

24 62.5 75.0 83.0 100 125 150 175 + + + +

32 48.3 57.9 64.1 77.2 96.5 115.9 135.2 154.5 173.8 + +

8

8 123.7 148.4 164.3 + + + + + + + +

16 69.9 83.8 92.8 111.8 139.7 167.6 + + + + +

18 62.5 75.0 83.0 100.0 125.0 150.0 175.0 + + + +

20 57.1 68.5 75.8 91.3 114.2 137.0 159.9 182.7 + + +

24 48.3 57.9 64.1 77.2 96.5 115.9 135.2 154.5 173.8 + +

32 37.1 44.5 49.3 59.4 74.2 89.1 103.9 118.8 133.6 148.4 +

COLOR CODING

<48kHz

48kHz to 96kHz

96kHz to 192kHz

>192kHz




オーディオチャネル入力オーディオチャネル入力は、8チャネルのTDMとステレオのI2S、および非標準形式で動作します。入力形式を図20に示しています。

WSの周期はSCKの8〜256周期です。WSのフレームは立下りエッジで始まり、SCKの1〜255周期の間、ローである場合があります。SDはSCKの1周期であり、立上りエッジでサンプリングされます。MSB/LSBの順序、0のパディングや、シリアルデータに割り当てられたその他すべての重要度は、オーディオチャネルの動作に影響しません。WSとSCKのエッジの極性は設定可能です。

以下は、受け入れ可能な入力形式の例です。

図 21. 8 チャネルの TDM (24 ビットサンプル、0 でパディング )

図 22. 6 チャネルの TDM (24 ビットサンプル、パディングなし )

図 20. オーディオチャネルの入力形式

WS

SCK

SD

256 SCK

CH1 CH2 CH3 CH4 CH5 CH6 CH7 CH8

MSB 24-BIT DATALSB 8 BITS ZERO

32 SCK

WS

SCK

SD

SCK 144

24-BIT DATA

CH1 CH2 CH3 CH4 CH5 CH6

24 SCK

WS

SCK

SD

FRAME

0 1 2 N

16 TO 256 BITS




逆方向制御チャネルシリアライザは、逆方向制御チャネルを使用してビデオストリームと反対方向にデシリアライザからI2C/UARTやGPOの信号を受信します。逆方向制御チャネルと順方向のビデオデータが同一のシリアルケーブル上で共存して、双

方向リンクを形成します。逆方向制御チャネルは、順方向制御チャネルとは無関係に動作します。逆方向制御チャネルは、起動から2ms後に利用可能になります。順方向シリアルリンクの開始/停止後500µsの間、シリアライザは逆方向制御チャネルを一時的にディセーブルします。

図 23. ステレオの I2S (24 ビットサンプル、0 でパディング )

図 24. ステレオの I2S (16 ビットサンプル、パディングなし )

32 SCK

WS

SCK

SD

64 SCK

LEFT CHANNEL

MSB 24-BIT DATALSB 8 BITS ZERO

RIGHT CHANNEL

WS

SCK

SD

32 SCK

LEFT CHANNEL

16-BIT DATA

RIGHT CHANNEL

16 SCK




制御チャネルおよびレジスタの設定µCは制御チャネルを利用して、シリアルリンク上で高速データと同時に制御データを送受信することができます。µCはシリアライザまたはデシリアライザのどちらかの側からリンクを制御し、ビデオ表示や画像検出のアプリケーションをサポートします。µCとシリアライザまたはデシリアライザの間の制御チャネルは、µCに接続されたデバイスのモード選択(MS)入力に従って、ベースモードまたはバイパスモードで動作します。ベースモードはハーフデュプレックスの制御チャネルで、バイパスモードはフルデュプレックスの制御チャネルです。順方向または逆方向制御チャネルの総最大遅延は、一方のデバイスの入力からもう一方のデバイスの出力まで2µs (UART)または2ビット時間(I2C)です。I2Cの遅延は、START条件からSTART条件までで測定されます。

UARTインタフェースベースモードではµCがホストで、GMSL UARTプロトコルを使用してリンクのどちらかの側からシリアライザとデシリアライザの両方のレジスタにアクセスすることができます。また、UARTパケットをシリアライザまたはデシリアライザに送信してリンクのリモート側のデバイスでI2Cに変換することによって、µCがリモート側ペリフェラルの設定を行うことも可能です。µCはシリアライザ/デシリアライザのデフォルトのハーフデュプレックスGMSL UARTプロトコルを使用して、(INTTYPEレジスタの設定によって)ベースモードでUARTペリフェラルと通信します。ベースモードにおけるシリアライザ/デシリアライザのデバイスアドレスは設定可能です。

ペリフェラルのインタフェースがI2Cである場合、シリアライザ/デシリアライザはデバイスアドレスがシリアライザまたはデシリアライザのものと異なるUARTパケットをI2Cに変換します。変換後のI2Cのビットレートは、元のUARTのビットレートと同じです。

デシリアライザは差動ライン符号化を使用して、信号を逆方向チャネルでシリアライザに送信します。制御チャネルのビットレートは、両方向とも9.6kbps〜1Mbpsです。シリアライザとデシリアライザは自動的に制御チャネルのベースモードのビットレートを検出します。パケットのビットレートは、直前のビットレートと比べて最大3.5倍まで上下に変更可能です。詳細については、｢クロック周波数の変更｣の項を参照してください。

図25は、µCとシリアライザ/デシリアライザの間でベースモードにおける書込みと読取りを行うUARTプロトコルを示しています。

図26はUARTのデータ形式(偶数のパリティを使用)を示しています。図27と図28は、SYNCバイト(0x79)とACKバイト(0xC3)の形式を詳しく示しています。µCと接続先のスレーブチップは、それぞれSYNCバイトとACKバイトを生成します。デバイスのウェイクアップやGPIなどのイベントによって制御チャネル上にµCが無視することができる遷移が発生します。シリアライザのレジスタに書き込まれたデータは、アクノリッジバイトが送信されるまで有効になりません。これによってµCは、書込みコマンドの結果がシリアルリンクに直接影響を与える場合でも、その書込みコマンドがエラーなく受信されたかどうかを確認することができます。スレーブはSYNCバイトを使用して、ホストのUARTのデータレートと同期します。制御チャネルの通信中にデシリアライザのGPIまたはMS入力がトグルした場合や、ライン障害が発生した場合、制御チャネルの通信はエラーになります。アクノリッジが行われないか、(制御チャネルのタイムアウトのために1ms程度)遅延した場合、µCでは送信または受信パケットの中にエラーが発生したと想定する必要があります。ベースモードでは、µCはパケットの中のバイト間に4ビット時間だけはUARTのTx/Rxラインをハイに維持する必要があります。新しいパケットの送信を開始する前に少なくとも16ビット時間の間、UARTのTx/Rxのラインをハイに維持してください。

図 25. ベースモードの GMSL UART プロトコル

WRITE DATA FORMAT

SYNC REG ADDR NUMBER OF BYTES

SYNC DEV ADDR + R/W REG ADDR NUMBER OF BYTES BYTE 1 BYTE N

ACK

BYTE NBYTE 1ACK

MASTER READS FROM SLAVE

READ DATA FORMAT

MASTER WRITES TO SLAVE

MASTER WRITES TO SLAVE

MASTER READS FROM SLAVE

DEV ADDR + R/W




図30に示すように、リモート側のデバイスはペリフェラルとの間で送受信されるパケットをUART形式からI2C形式に、またその逆方向に変換します。リモートデバイスはバイト数カウントを除去し、I2Cのデータバイト間でACKを追加したり受信したりします。I2CのビットレートはUARTのビットレートと同じです。

コマンドバイトのみのI2CデバイスとUARTとのインタフェースシリアライザのUART-I2C変換は、GPIOエキスパンダのMAX7324など、レジスタアドレスを必要としないデバイスとのインタフェースを行うことができます。このモードでは、I2Cマスターはレジスタアドレスバイトを無視して、直接後続のデータバイトの読取り/書込みを行います(図30)。I2CMETHODビットを使用して、I2Cマスターの通信方式を変更します。I2CMETHOD = 1でコマンドバイトオンリーモードに設定され、I2CMETHOD = 0でデータストリームの最初のバイトがレジスタアドレスであるノーマルモードに設定されます。

UARTバイパスモードバイパスモードでは、シリアライザはµCからのUARTコマンドを無視し、µCは専用に定義されたUARTプロトコルを使用してペリフェラルと直接通信します。このモードでは、µCがシリアライザ/デシリアライザのレジスタにアクセスすることはできません。UARTインタフェースを使用し順方向制御チャネルでアクセスされるペリフェラルは、RXCLKIN_によるUART信号の非同期サンプリングのために、1 RXCLKIN_周期以上のジッタ(±10ns)に対処する必要があります。制御チャネルをバイパスモードにするには、MS/HVEN = ハイに設定します。µCがデシリアライザに接続されるアプリケーションの場合、MSをハイに設定してからバイパス制御チャネルがアクティブになるまでの間に1msの待ち時間が存在します。µCがシリアライザに接続されている場合は、バイパスモードへの切替え時に遅延時間は存在しません。正常なGPO機能を確保するために、100µsより長くロジックロー値を送信しないでください。バイパスモードは、どちらの方向でも最小10kbpsまでのビットレートを受け付けます。GPI機能の制限事項については、｢GPO/GPI制御｣の項を参照してください。GPI制御を使用する場合、制御チャネルのデータパターンは100µsより長くローに維持しないでください。

図 26. ベースモードの GMSL UART データ形式

図 27. SYNC バイト (0x79) 図 28. ACK バイト (0xC3)

START D0 D1 D2 D3 D4 D5 D6 D7 PARITY* STOP

1 UART FRAME

FRAME 1 FRAME 2 FRAME 3

*BASE MODE USES EVEN PARITYSTART STOP STARTSTOP

START

D0

1 0 0 1 1 1 1 0

D1 D2 D3 D4 D5 D6 D7

PARITY STOP START

D0

1 1 0 0 0 0 1 1

D1 D2 D3 D4 D5 D6 D7

PARITY STOP




図 30. レジスタアドレスによる GMSL UART と I2C の間の形式変換 (I2CMETHOD = 1)

図 29. レジスタアドレスによる GMSL UART と I2C の間の形式変換 (I2CMETHOD = 0)

MASTER TO SLAVE

SERIALIZER/DESERIALIZER

SERIALIZER/DESERIALIZER

SERIALIZER/DESERIALIZERUART-TO-I2C CONVERSION OF READ PACKET (I2CMETHOD = 1)

UART-TO-I2C CONVERSION OF WRITE PACKET (I2CMETHOD = 1)

µC

SERIALIZER/DESERIALIZERµC

SYNC FRAME

11 11 11 11 11 11 11

1111 11 11 11 11 11DEVICE ID + RD REGISTER ADDRESS NUMBER OF BYTES

SYNC FRAME DEVICE ID + WR REGISTER ADDRESS NUMBER OF BYTES DATA 0 DATA N ACK FRAME

ACK FRAME DATA 0 DATA N

DATA NADATA 0W ADEV IDS A P

PERIPHERAL

PERIPHERAL

S1 1 1 8

8 81111 7 1 1

81 1 17DEV ID R A A A PDATA 0 DATA N

SLAVE TO MASTER S: START P: STOP A: ACKNOWLEDGE

11SYNC FRAME REGISTER ADDRESS NUMBER OF BYTESDEVICE ID + WR DATA 0

DEV ID A

11 11 11 11DATA N

11 11

S1 11

ACK FRAME

7

: MASTER TO SLAVE

8

SERIALIZER/DESERIALIZER PERIPHERAL

W1

REG ADDR8

A1 1 8 1

11SYNC FRAME REGISTER ADDRESS NUMBER OF BYTESDEVICE ID + RD

11 11 11 11ACK FRAME DATA 0

11DATA N

11

UART-TO-I2C CONVERSION OF WRITE PACKET (I2CMETHOD = 0)

UART-TO-I2C CONVERSION OF READ PACKET (I2CMETHOD = 0)

S: START P: STOP A: ACKNOWLEDGE: SLAVE TO MASTER

DATA 0 A DATA N A P

DEV ID AS1 17

W1

DEV ID AS1 17

R1

DATA N P18

A1

DATA 08

A1

REG ADDR8

A1

µC SERIALIZER/DESERIALIZER

µC SERIALIZER/DESERIALIZER

SERIALIZER/DESERIALIZER PERIPHERAL




I2CインタフェースI2C-I2Cモードでは、シリアライザの制御チャネルインタフェースは、I2C対応の2線式インタフェース経由でデータを送受信します。このインタフェースは、シリアルデータライン(SDA)とシリアルクロックライン(SCL)を使用してマスターとスレーブの間で双方向通信を実現します。µCのマスターがデバイスとの間のすべてのデータ転送を開始し、データ転送を同期させるSCLクロックを生成します。I2Cトランザクションがローカル側デバイスの制御チャネルポートで始まると、リモート側デバイスの制御チャネルポートは、リモート側のI2Cペリフェラルとのインタフェースを行うI2Cマスターになります。このI2Cマスターは、シリアライザによって(SCLをローに維持して)課されるクロックストレッチングを受け入れる必要があります。SDAラインとSCLラインは、入力とオープンドレイン出力の両方として動作します。SDAとSCLにはプルアップ抵抗が必要です。各伝送は、マスターによって送信されるSTART条件(図6)、

それに続くデバイスの7ビットのスレーブアドレスとR/Wビット、レジスタアドレスバイト、1つ以上のデータバイト、最後にSTOP条件で構成されます。

START条件とSTOP条件インタフェースがビジーでない場合、SCLとSDAの両方がハイのままになります。マスターは、SCLがハイの間にSDAをハイからローに遷移させてSTART (S)条件を確立し、送信の開始を通知します(図31を参照)。スレーブとの通信を完了したら、マスターはSCLがハイの間にSDAをローからハイに遷移させてSTOP (P)条件を発行します。その後バスが解放され、次の送信が可能になります。

ビット転送各クロックパルス中に1データビットが転送されます(図32)。SCLがハイの間は、SDA上のデータが安定している必要があります。

図 31. START 条件と STOP 条件

図 32. ビット転送

SDA

SCL

START CONDITION

STOPCONDITION

S P

SDA

SCL

DATA LINE STABLE;DATA VALID

CHANGE OF DATAALLOWED




アクノリッジアクノリッジビットは、受信側で各データバイト受取りのハンドシェイクに使用される、クロック制御された9番目のビットです(図33)。したがって、転送されるバイトごとに実際上9ビットが必要です。マスターが9番目のクロックパルスを生成し、受信側はアクノリッジのクロックパルス中にSDAをプルダウンします。SDAラインは、クロックパルスのハイの期間中はローで安定しています。マスターがスレーブデバイスに送信するときは、スレーブデバイスが受信側であるため、スレーブデバイスがアクノリッジビットを生成します。スレーブデバイスがマスターに送信するときは、マスターが受信側であるため、マスターがアクノリッジビットを生成します。順方向制御チャネルがアクティブでないときでも、デバイスはアクノリッジを生成します。順方向制御チャネルがアクティブでないときにアクノリッジが生成されないようにするには、I2CLOCACKビットをローに設定します。

スレーブアドレスこのシリアライザは7ビット長のスレーブアドレスを持っています。7ビットのスレーブアドレスに続くビットはR/Wビットで、書込みコマンドの場合はロー、読取りコマンドの場合はハイです。シリアライザのスレーブアドレスは読取りコマンドではXX00XX01、書込みコマンドではXX00XX00です。図34を参照してください。

バスリセットこのデバイスは、読取りのI2C START条件でバスをリセットします。R/Wビットが1に設定されている場合は、シリアライザがデータをマスターに送信するため、マスターがデバイスから読取りを行います。

書込みの形式このシリアライザへの書込みは、R/Wビットを0に設定したスレーブアドレスと、それに続く1バイト以上の情報の送信で構成されます。情報のうち最初のバイトは、レジスタアドレスまたはコマンドバイトです。このレジスタアドレスによって、次のバイト受信時にデバイスのどのレジスタに書込みを行うかが決まります。レジスタアドレスの受信後にSTOP (P)条件が検出された場合、デバイスはレジスタアドレスを格納する以外の動作を行いません(図35)。レジスタアドレスの後に受信されるバイトは、すべてデータバイトです。最初のデータバイトはレジスタアドレスによって選択されたレジスタに格納され、その後のデータバイトは後続のレジスタに格納されます(図36)。STOP条件の前に複数のデータバイトが送信された場合、レジスタアドレスが自動インクリメントされるため、それらのバイトは後続のレジスタに格納されます。

図 33. アクノリッジ

図 34. スレーブアドレス

SCL

SDABY

TRANSMITTER

CLOCK PULSE FORACKNOWLEDGE

START CONDITION

SDABY

RECEIVER

1 2 8 9

S

SDA X ACK

SCLMSB LSB

X X R/W0 0 X 0




読取りの形式このシリアライザの読取りでは、書込みの場合に格納されたレジスタアドレスがアドレスポインタとして使用されるのと同様に、内部的に保存されたレジスタアドレスがアドレスポインタとして使用されます。書込みの場合と同じルールに従って各データバイトが読み取られた後にポインタが自動インクリメントされます。したがって、読取りはまず

書込みを実行してレジスタアドレスを設定することによって開始されます(図37)。これでマスターはデバイスから連続するバイトを読み取ることができ、最初のデータバイトは直前に書込みを行ったレジスタアドレスによって指定されるレジスタアドレスから読み取られます。マスターがNACKを送信すると、デバイスは有効なデータの送信を停止します。

図 35. I2C の書込みの形式

図 36. 複数のレジスタに対する書込みの形式

図 37. I2C の読取りの形式

S 1 0 0 0

ADDRESS = 0x800 = WRITE

0 0 0 0 A 0 0 0 0

REGISTER ADDRESS = 0x00

0 0 0 0 A PD7 D6 D5 D4

REGISTER 0x00 WRITE DATA

D3 D2 D1 D0 A

S = START BITP = STOP BITA = ACKD_ = DATA BIT

S = START BITP = STOP BITA = ACKN = NACKD_ = DATA BIT

S 1 0 0 0

ADDRESS = 0x800 = WRITE

0 0 0 0 A 0 0 0 0


0 0 0 0 A

D7 D6 D5 D4


D3 D2 D1 D0 A D7 PD6 D5 D4


D3 D2 D1 D0 N

S = START BITP = STOP BITA = ACKN = NACKD_ = DATA BIT

S

S

1 0 0 0

ADDRESS = 0x80

0 = WRITE

0 0 0 0 A

1 = READ

REPEATED START

0 0 0 0


0 0 0 0 A

1 0 0 0

ADDRESS = 0x81

0 0 0 1 A D7 PD6 D5 D4

REGISTER 0x00 READ DATA

D3 D2 D1 D0 N




リモート側デバイスとのI2C通信このシリアライザは、SCLのクロックストレッチングを使用して、通信リンクのリモート側にあるペリフェラルとのI2C通信をサポートします。通信リンクのどちらの側にも複数のマスターが存在する可能性がありますが、調停は行われません。接続されたマスターは、SCLのクロックストレッチングをサポートしている必要があります。リモート側のI2Cビットレート範囲は、ローカル側のI2Cビットレートに基づいて設定する必要があります。サポートされているリモート側ビットレートを表6に示しています。リモートのI2Cビットレートを設定するには、I2CMSTBT (レジスタ0x13)を設定します。400kbps以外のビットレートを使用する場合、ローカル側とリモート側のI2Cセットアップ時間とホールド時間は、両側でI2CSLVSHレジスタを設定して調整する必要があります。

I2Cアドレス変換このシリアライザは、最大2つのデバイスアドレスのI2Cアドレス変換をサポートしています。アドレス変換は、限られたI2Cアドレスで一意のデバイスアドレスをペリフェラルに割り当てるために使用します。ソースアドレス(変換元のアドレス)は、レジスタ0x0Fと0x11に格納されます。デスティネーションアドレス(変換先のアドレス)は、レジスタ0x10と0x12に格納されます。

デシリアライザやこれらのシリアライザに接続されたペリフェラルデバイスが複数存在するマルチリンク環境では、デシリアライザはこれら複数のデバイスを制御するブロードキャストコマンドをサポートします。ブロードキャストデバイスアドレスとして使用する未使用のデバイスアドレスを選択します。ブロードキャストデバイスアドレス(レジスタ0x0F、0x11に格納されたソースアドレス)をペリフェラルのアドレス(レジスタ0x10、0x12に格納されたデスティネーションアドレス)に変換するようにすべてのリモート側シリアライザデバイスを設定します。ブロードキャストアドレス(選択した未使用のアドレス)に送信されたコマンドはいずれも、アドレスが変換後のブロードキャストアドレスと一致するデシリアライザに接続されたすべてのデシリアライザやペリフェラルデバイスに送信されます。

GPO/GPI制御シリアライザのGPOは、デシリアライザのGPIの遷移に追従します。このGPO/GPI機能を使用すると、サラウンドビューカメラシステムでフレーム同期のような信号を送信することができます。GPI-GPO間の遅延は最大0.35msです。

GPI遷移間の時間を0.35ms以上に維持します。これには、同軸スプリッタモードにおけるもう1つのデシリアライザからの遷移も含まれます。デシリアライザのレジスタ0x06のビットD4に、GPI入力の状態が格納されます。起動後、GPOはローです。µCはSETGPOレジスタビットへの書込みによってGPOを設定することができます。正常なGPO/GPI機能を確保するため、デシリアライザのRX/SDA入力(UARTモード)では、ベースモードまたはバイパスモードのどちらにおいても100µsより長くロジックロー値を送信しないでください。

プリ/デエンファシスドライバシリアルラインドライバは、電流モードロジック(CML)信号方式を採用しています。ツイストペア用に設定されている場合、このドライバは差動方式です。同軸用に設定されている場合、CMLドライバの一方の側が使用されます。このラインドライバは設定可能なプリ/デエンファシスを備えており、出力を変化させてケーブル長を補償します。表7に示す13のプリエンファシスの設定があります。プリエンファシスのレベルが負の場合はデエンファシスのレベルを表し、プリエンファシスされたスイングレベルは通常のスイングと同一ですが、遷移のないデータはデエンファシスされます。プリエンファシスのレベルは、シリアライザのレジスタ0x05 D[3:0]を介して設定します。このプリエンファシス機能は、ケーブルの高周波数損失を補償し、より長いリンク距離で高信頼性の送信を可能にします。TPと同軸の両方のモードの電流駆動を設定可能です。CMLLVLビット(0x05、D[5:4])によってTPモードでの電流駆動を設定します。CMLLVLCXビット(0x14、D[7:4])によって同軸モードでの電流駆動を設定します。

スペクトラム拡散シリアルリンク上の遷移によって生じるEMIを低減するため、シリアライザの出力でスペクトラム拡散を設定可能です。MAX9277/MAX9281と組み合わせたデシリアライザでスペクトラム拡散を設定可能である場合は、両方同時に拡散をイネーブルしないでください。両方でイネーブルすると、相互作用によって効果が相殺されます。デシリアライザはシリアライザの拡散を追跡し、デシリアライザの出力に通過させます。スペクトラム拡散の設定可能な振幅は±0.5%、±1%、±1.5%、±2%、±3%、および±4%です(表8)。一部のスペクトラム拡散の振幅は、より低いRXCLKINの周波数でのみ使用可能です(表9)。拡散率が±0.5%の場合は、RXCLKINの周波数の制限はありません。

表6. I2Cのビットレート範囲LOCAL BIT RATE REMOTE BIT-RATE RANGE I2CMSTBT SETTING

f > 50kbps Up to 1Mbps Any

20kbps > f > 50kbps Up to 400kbps Up to 110

f < 20kbps Up to 10kbps 000




表7. TP/COAXの駆動電流(出力駆動レベル：400mV)

表8. シリアル出力の拡散

表9. 拡散率の制限

*プリエンファシスのレベルが負の場合はデエンファシスを表します。

PREEMPHASIS LEVEL (dB)*

PREEMP SETTING(0x06, D[3:0])

ICML(mA) IPRE (mA)

SINGLE-ENDED VOLTAGE SWING

MAX(mV)

MIN(mV)

-6.0 0100 12 4 400 200

-4.1 0011 13 3 400 250

-2.5 0010 14 2 400 300

-1.2 0001 15 1 400 350

0 0000 16 0 400 400

1.1 1000 16 1 425 375

2.2 1001 16 2 450 350

3.3 1010 16 3 475 325

4.4 1011 16 4 500 300

6.0 1100 15 5 500 250

8.0 1101 14 6 500 200

10.5 1110 13 7 500 150

14.0 1111 12 8 500 100

SS SPREAD (%)

000 No spread spectrum. Power-up default depends on CONF[1:0].

001 ±0.5% spread spectrum. Power-up default depends on CONF[1:0].

010 ±1.5% spread spectrum

011 ±2% spread spectrum

100 No spread spectrum




3-CHANNEL OR HIGH-BANDWIDTH MODE RXCLKIN FREQUENCY

(MHz)

4-CHANNEL MODE RXCLKIN FREQUENCY

(MHz)

SERIAL LINK BIT-RATE

(Mbps)

AVAILABLE SPREAD RATES

< 33.3 < 25 < 1000 All rates available

33.3 to < 66.7 25 to < 50 1000 to < 2000 1.5%, 1.0%, 0.5%

66.7+ 50+ 2000+ 0.5%




スペクトラム拡散がオンまたはオフにされた場合、デシリアライザにロックを喪失させ新しいシリアルデータストリームに再ロックさせるために、シリアルリンクが数µsだけ停止した後再始動します。

このシリアライザは、拡散変調率を制御するための鋸歯分周器を内蔵しています。RXCLKIN_の動作範囲の自動検出によって、スペクトラム拡散の変調周波数が20kHz〜40kHzの範囲内になることが保証されます。さらに、鋸歯分周器のマニュアル設定(SDIV: 0x03、D[6:0])によって、RXCLKIN_の周波数に応じてユーザーが変調周波数を設定することも可能です。範囲をマニュアル選択する際は、約20kHzの固定変調周波数になるようにSDIVの値を設定します。

スペクトラム拡散分周器のマニュアル設定変調率とRXCLKIN_の周波数の関係は、次のようになります。

fM = (1 + DRS) fRXCLKIN_/(MOD O SDIV)ここで、

fM = 変調周波数

DRS = DRSの値(0または1)

fRXCLKIN_ = RXCLKIN_の周波数

MOD = 表10に示す変調係数

SDIV = µCによってマニュアル設定される6ビットのSDIV設定値

SDIV設定値を設定するには、まず目的のバス幅とスペクトラム拡散の設定に基づいて変調係数を選択します。目的のピクセルクロックおよび変調周波数を使用して、上記の式をSDIVについて解きます。計算結果のSDIVの値が表10に示すSDIVの許容最大値より大きくなった場合は、SDIVを最大値に設定します。

シリアル出力ドライバ出力は、100Ωツイストペアと50Ω同軸の2種類のケーブル用に設定可能です(75Ωのケーブルに対応したデバイスについては、お問い合わせください)。

同軸スプリッタモード同軸モードでは、シリアライザのOUT+とOUT-がアクティブです。そのため、1:2スプリッタとして使用することが可能です(図38)。同軸モードで、OUT+をデシリアライザのIN+に接続します。OUT-は、もう1つのデシリアライザのIN-に接続します。制御チャネルのデータは、シリアライザから両方のデシリアライザとそれらに接続されたペリフェラルにブロードキャストされます。制御データを1つのデシリアライザに送信するには、固有のアドレスを指定します。使用しないIN_端子をすべて未接続のままにするか、またはそれらを50Ωとコンデンサを介してグランドに接続し、電源電圧変動除去性能を引き上げます。OUT-を使用

しない場合は、OUT-を50Ωの抵抗を介してVDDに接続します(図39)。シリアライザと各デシリアライザにµCがあるときは、一度に1つのµCしか通信することができません。I2C-I2CモードおよびUART-I2Cモードでは、通信中のデシリアライザの接続に応じて順方向チャネルや逆方向チャネルのリンクをディセーブルして競合を防止します。制御チャネルリンクをディセーブル/イネーブルするには、ENREVPまたはENREVNレジスタビットを使用します。UARTモードでは、シリアライザが制御チャネルリンクの調停を行います。

設定入力いくつかの設定入力によって、シリアライザの起動時の値が決まります。CONF[1:0]は、制御チャネルモード(I2CSEL)、データレート選択(DRS)、およびスペクトラム拡散イネーブル(SSEN)を設定します(表11)。DRSおよびスペクトラム拡散は、該当するレジスタビットに書き込むことによって起動後に変更することができます。

高耐性逆方向制御チャネルモードこのシリアライザは、高耐性逆方向制御チャネルモードを内蔵しています。このモードでは、標準的なGMSLの逆方向制御チャネルリンクに比べて、半分のビットレートで堅牢性が向上します(表12)。起動時に高耐性モードを使用するには、30kΩの抵抗をシリアライザのGPO/HIMとデシリアライザのSD/HIMに接続します。起動後に常時、高耐性モードをイネーブルするには、シリアライザとデシリアライザの両方でHIGHIMMビットをハイに設定します。従来の逆方向制御チャネルモードを使用するには、シリアライザとデシリアライザの両方でHIGHIMMビットをローに設定します。

表10. 変調係数と最大SDIV設定値

BIT WIDTH MODE

SPREAD SPECTRUM

SETTING (%)

MODULATION COEFFICIENT

MOD (dec)

SDIV UPPER

LIMIT (dec)

4-channel mode

1 104 40

0.5 104 63

3 152 27

1.5 152 54

4 204 15

2 204 30

3-channel or high-bandwidth mode

1 80 52

0.5 80 63

3 112 37

1.5 112 63

4 152 21

2 152 42




シリアライザの逆方向チャネルモードは、逆方向制御チャネルモードがシリアライザ/デシリアライザのHIGHIMMビットの設定によって変更された後、それぞれ500µs/1.92msの間は利用することができません。逆方向制御チャネルの正常な通信を実現するには、ユーザーがSD/HIMとGPO/HIMまたはHIGHIMMビットを同じ値に設定する必要があります。

高耐性モードでは、BWSがローまたはハイのときにシリアルビットレート = [RXCLKIN_ x 30 (BWS = ローまたはオープン)あるいは40 (BWS = ハイ)]が1Gbpsを超える場合、イコライザでHPFTUNE = 00に設定します。BWS =

オープンのときは、シリアルビットレートが2Gbpsを超える場合にHPFTUNE = 00に設定します。さらに、47nFのAC結合コンデンサを使用します。47nFのAC結合コンデンサを使用すると、従来の逆方向制御チャネルモードが機能しない場合があることに注意してください。

デフォルトでは、高耐性モードは500kbpsのビットレートを使用します。1Mbpsのビットレートを使用するには、両方のデバイスでREVFAST =1に設定します(シリアライザではレジスタ0x1AのD7、デシリアライザではレジスタ0x11のD7)。高速高耐性モードを使用すると、いくつかの制限が適用されます(表13)。

図 38. 2:1 同軸スプリッタ接続図図 39. 同軸接続図

表11. CONF[1:0]の入力マップ

OUT+

OUT-OPTIONAL

COMPONENTSFOR INCREASEDPOWER-SUPPLY

REJECTION

IN+

IN-

IN+

IN-

MAX9277/MAX9281

GMSLDESERIALIZER

GMSLDESERIALIZER

OUT+

OUT-

IN+

OPTIONAL COMPONENTSFOR INCREASED POWER-SUPPLYREJECTION

IN-AVDD

50Ω

MAX9277/MAX9281

GMSLDESERIALIZER

CONF1 CONF0 CONTROL CHANNEL MODE(I2CSEL)

SPREAD ENABLE(SSEN)

DATA RATE SELECT(DRS)

Low Low UART (0) Disabled (0) High rate (0)

Low High UART Disabled Low rate (1)

High Low UART Enabled (1) High rate

High High UART Enabled Low rate

Mid Low/Mid I2C (1) Disabled High rate

Low Mid I2C Disabled Low rate

High Mid I2C Enabled High rate

Mid High I2C Enabled Low rate




スリープモードこのシリアライザには、起動時の消費電力を削減するスリープモードがあります。デバイスは、制御チャネルを使用したローカルµCまたはリモートµCからのコマンドによってスリープモードを開始または終了します。スリープモードを開始するには、SLEEPビットを1に設定します。スリープモードへの移行によってHDCPレジスタはリセットされますが、設定レジスタはリセットされません。シリアライザは、SLEEP = 1に設定した直後にスリープします。シリアル出力は、接続されたデシリアライザからのウェイクアップコマンドを受け付けるためのウェイクアップレシーバを備えています。同軸スプリッタモードでは、リモート側からのウェイクアップはサポートされません。スリープモード電流を削減するためにリモート側からのウェイクアップを使用しない場合は、(DISRWAKEを介して)ウェイクアップレシーバをディセーブルします。ウェイクアップレシーバがディセーブルされている場合、デバイスはローカル制御チャネルからのみウェイクアップ可能です。各種のµCや開始条件におけるデバイスのウェイクアップの詳細については、｢リンクのスタートアップ手順｣の項を参照してください。

ローカルまたはリモート側からウェイクアップさせるには、任意の制御チャネルコマンドをシリアライザに送り、チップが起動するまで5ms待ってから0をSLEEPレジスタビットに書き込み、ウェイクアップを永続化します。

CDS = 0 (LCDアプリケーション)の場合、シリアライザをスリープモードで起動させることはできませんが、起動後は、デバイスをスリープさせることができます。

パワーダウンモードこのシリアライザには、スリープモードよりもさらに消費電力を削減するパワーダウンモードがあります。パワーダウンモードに移行するには、PWDNをローに設定します。パワーダウン時は、シリアル出力はハイインピーダンスのままです。パワーダウンに移行すると、デバイスのレジスタはリセットされます。パワーダウンの終了時、外部端子CONF[1:0]、ADD[2:0]、CX/TP、GPO/HIM、およびBWSの状態がラッチされます。

設定リンククロック入力が存在しない場合、制御チャネルは設定リンクと呼ばれる低速モードで動作することができます。これによって、マイクロプロセッサはビデオリンクを起動する前に設定レジスタをプログラム可能です。内部発振器が設定リンクにクロックを供給します。設定リンクをイネーブルするには、シリアライザでCLINKEN = 1に設定します。設定リンクは、ビデオリンクがイネーブルされるまでアクティブです。SEREN = 1のとき、ビデオリンクは設定リンクを無効にしてロックを試みます。

表12. 逆方向制御チャネルのモード

表13. 高速高耐性モードの要件

X = 任意

高速高耐性モードではDRS = 0が必要です。

HIGHIMM BIT OR GPO/HIM PIN SETTING REVFAST BIT REVERSE CONTROL CHANNEL MODE MAX UART/I2C BIT RATE

(kbps)

LOW (1) X Legacy reverse control channel mode (compatible with all GMSL devices) 1000

HIGH (1)0 High-immunity mode 500

1 Fast high-immunity mode 1000

BWS SETTING ALLOWED RXCLKIN_ FREQUENCY (MHz)

Low > 41.66

High > 30

Open > 83.33




リンクのスタートアップ手順表14は、ディスプレイアプリケーション(CDS = ロー)のスタートアップ手順を示しています。表15は、画像検出アプリケーション(CDS = ハイ)のスタートアップ手順を示しています。ビデオリンクまたは設定リンクの確立後、制御チャネルを利用可能です。デシリアライザがシリアライザの後に起動した場合は、起動後2msの間、制御チャネルは利用不可になります。

表14. ビデオディスプレイアプリケーション(CDS = ロー)のスタートアップ手順

NO. µCシリアライザ

デシリアライザ(自動起動がイネーブル) (自動起動がディセーブル)

— µCはシリアライザに接続されています。

すべての設定入力を設定します。AUTOSをローに設定します。いずれかの設定入力がリンクの一方の端で利用可能であり、もう一方の端で利用不可である場合は、常にその設定入力をローに接続します。

すべての設定入力を設定します。AUTOSをハイに設定します。いずれかの設定入力がリンクの一方の端で利用可能であり、もう一方の端で利用不可である場合は、常にその設定入力をローに接続します。

すべての設定入力を設定します。いずれかの設定入力がリンクの一方の端で利用可能であり、もう一方の端で利用不可である場合は、常にその設定入力をローに接続します。

1 起動します。

起動してデフォルト設定をロードします。有効なRXCLKが利用可能であれば、ビデオリンクを確立します。

起動してデフォルト設定をロードします。

起動してデフォルト設定をロードします。利用可能な場合、ビデオリンク信号にロックします。

2

SEREN = 1に設定してシリアルリンクをイネーブルするか、または(有効なRXCLKが利用不可の場合) SEREN = 0とCLINKEN = 1に設定して設定リンクをイネーブルし、アクノリッジを取得します。リンクが確立するまで待ちます(約3ms)。

— 設定リンクまたはビデオリンクを確立します。

設定リンクまたはビデオリンク信号にロックします。

3シリアライザ/デシリアライザで設定ビットを書き込み、アクノリッジを取得します。

設定がデフォルト設定から変更されます。設定がデフォルト設定から変更されます。

4

まだイネーブルでない場合は、SEREN = 1に設定し、アクノリッジを取得して、ビデオリンクが確立されるのを待ちます(約3ms)。

(まだイネーブルでない場合)有効なRXCLKが利用可能であれば、ビデオリンクを確立します。

(まだロックされていない場合)ビデオリンク信号にロックします。

5 入力にビデオデータの送信を開始します。

ビデオデータがシリアライズされ、シリアルリンクで送信されます。ビデオデータが受信され、デシリアライズされます。




図 40. 状態遷移図、CDS = ロー ( ビデオディスプレイアプリケーション )

表15. 画像検出アプリケーションのスタートアップ手順



— µCはデシリアライザに接続されています。

すべての設定入力を設定します。AUTOSをローに設定します。

すべての設定入力を設定します。AUTOSをハイに設定します。

すべての設定入力を設定します。

1 起動します。

起動してデフォルト設定をロードします。有効なRXCLKが利用可能であれば、ビデオリンクを確立します。

起動してデフォルト設定をロードします。8ms後にスリープに入ります。

起動してデフォルト設定をロードします。利用可能な場合、ビデオリンク信号にロックします。

2デシリアライザの設定ビットを書き込み、アクノリッジを取得します。

— — 設定がデフォルト設定から変更されます。

3

ダミーパケットを送信した後、8ms以内にSLEEP = 0を書き込んでシリアライザをウェイクアップさせます。ロックされていなければ、アクノリッジが取得されない場合があります (または、ダミーのアクノリッジを取得します)。

— ウェイクアップします。 —

LOWHIGH

10

SERENPOWER-UP VALUE

SEREN = 0

FOR > 8ms

VIDEO LINKOPERATING

VIDEO LINKPRBS TEST

WAKE-UP

SLEEP = 1

WAKE-UP SIGNALCONFIG

LINK STARTED

CLINKEN = 0 ORSEREN = 1

CLINKEN = 1

UNLOCKED

LOCKED

CONFIG LINK

CONFIG LINK

SLEEP = 0,SLEEP POWER-ON

IDLE

POWER-OFFALL STATES

PWDN = LOW OR

SLEEP = 1

POWER-DOWNOR

POWER-OFF AUTOS = LOW

PWDN = HIGH,POWER-ON VIDEO

LINK LOCKING

AUTOSSETTING

CONFIG LINKOPERATINGPROGRAM

REGISTERS


VIDEO LINKLOCKED

VIDEO LINKUNLOCKED

PRBSEN = 0

PRBSEN = 1

SEREN = 1,RXCLKIN RUNNING

SEREN = 0 ORNO RXCLKIN

SEREN = 0 ORNO RXCLKINSLEEP = 0,

SLEEP = 1




図 41. 状態遷移図、CDS = ハイ ( 画像検出アプリケーション )

表15. 画像検出アプリケーションのスタートアップ手順(続き)

LOWHIGH

10

0SEREN SLEEP

1

POWER-UP VALUE

SEREN = 0

FOR > 8ms

VIDEO LINKOPERATING

VIDEO LINKPRBS TEST

WAKE-UP

SLEEP = 1

WAKE-UP SIGNALREVERSE LINK

CONFIGLINK STARTED


CLINKEN = 1

UNLOCKED

LOCKED

CONFIG LINK

CONFIG LINK

SLEEP = 0,SLEEP POWER-ON

IDLE

POWER-OFFALL STATES

PWDN = LOW OR

SLEEP = 1

POWER-DOWNOR

POWER-OFF AUTOS = LOW

PWDN = HIGH,POWER-ON VIDEO

LINK LOCKING

AUTOSSETTING

CONFIG LINKOPERATINGPROGRAM

REGISTERS


VIDEO LINKLOCKED

VIDEO LINKUNLOCKED

PRBSEN = 0

PRBSEN = 1

SEREN = 1,RXCLKIN RUNNING



PWDN = HIGH,POWER-ON,

AUTOS = HIGHSLEEP = 0,SLEEP = 1



4

シリアライザの設定ビットを書き込みます。ロックされていなければ、アクノリッジが取得されない場合があります(または、ダミーのアクノリッジを取得します)

設定がデフォルト設定から変更されます。 —

5

まだイネーブルでない場合は、SEREN = 1に設定し、アクノリッジを取得して、シリアルリンクが確立されるのを待ちます(約3ms)。

(まだイネーブルでない場合)有効なRXCLKが利用可能であれば、ビデオリンクを確立します。

(まだロックされていない場合)ビデオリンク信号にロックします。

6 入力にビデオデータの送信を開始します。

ビデオデータがシリアライズされ、シリアルリンクで送信されます。ビデオデータが受信され、デシリアライズされます。




広帯域幅デジタルコンテンツ保護(HDCP)注：このデータシートのHDCPの動作に関する説明は、全般的な理解の手引きとして書かれています。製品におけるHDCPの実装は、DCPから提供されている｢HDCP System v1.3 Amendment for GMSL (HDCPシステム1.3のGMSL向け修正)｣に記載された要件を満たす必要があります。

HDCPには、主に認証とリンク完全性チェックの2つの動作フェーズがあります。µCは、GMSLシリアライザのSTART_AUTHENTICATIONビットに書き込むことで認証を開始します。GMSLシリアライザは64ビットの乱数を生成します。ホストµCは、まずGMSLシリアライザから64ビットの乱数を読み取って、それをデシリアライザに書き込みます。次にµCは、GMSLシリアライザのパブリック鍵(公開鍵)選択ベクトル(AKSV)を読み取ってデシリアライザに書き込みます。次にµCは、デシリアライザのKSV (BKSV)を読み取ってGMSLシリアライザに書き込みます。µCは無効化リストに照らしてBKSVのチェックを開始します。GMSLシリアライザとデシリアライザは暗号を使用して、16ビットの応答値(それぞれR0とR0’)を計算します。HDCPのGMSL向け修正では、レシーバでR0’を生成するために見込まれている100msの最短待ち時間(HDCPリビジョン1.3で規定)が、128ピクセルクロックサイクルに短縮されています。

応答値の比較には、内部比較とµC比較の2つのモードがあります。内部比較モードを選択するには、EN_INT_COMP = 1に設定します。µC比較モードを選択するには、EN_INT_COMP = 0に設定します。内部比較モードでは、µCはデシリアライザの応答R0’を読み取ってGMSLシリアライザに書き込みます。GMSLシリアライザは、R0’を内部生成した応答値R0と比較して、R0_RI_MATCHEDを設定します。µC比較モードでは、µCがGMSLシリアライザ/デシリアライザからR0/R0’の値を読み取って比較します。

応答値の生成と比較の間に、ホストµCは有効なBKSVかどうかのチェック(20個の1と20個の0を含むこと、BKSV_INVALIDでも通知)、およびBKSVと無効化リストの照合チェックを行います。BKSVがリストに含まれず、応答値が一致した場合、ホストはリンクを認証します。応答値が一致しない場合、µCは(HDCPリビジョン1.3、付録Cの記述に従って)応答値の再サンプリングを行います。再サンプリングに失敗した場合、µCはGMSLシリアライザのRESET_HDCPビットをセットして認証を再スタートします。BKSVが無効化リストに含まれていた場合、ホストは保護を必要とするデータを送信することができません。ホストはいつリンクが認証されたかを把握し、保護を必要とするデータを出力するタイミングを決定します。µCは128フレームごと、または2秒±0.5秒ごとにリンク完全性チェックを実行します。GMSLシリアライザ/デシリアライザは、128フレームごとに応答値を生成します。これらの値は内部で比較されるか(内部比較モード)、またはホストµCで比較することができます。

さらに、GMSLシリアライザ/デシリアライザは拡張リンク検証の応答値を提供します。拡張リンク検証は、同期の喪失をより速く検出することができるオプションのリンク検証方式です。このオプションのために、GMSLシリアライザとデシリアライザは、8ビットの拡張リンク検証応答値(PJとPJ’)を16フレームごとに生成します。ホストは3回連続してPJ/PJ’の不一致を検出した後で再サンプリングを行う必要があります。

暗号化のイネーブルGMSLリンクは、暗号化または非暗号化のどちらのデータでも転送可能です。データを暗号化する場合、ホストµCはGMSLシリアライザとデシリアライザの両方で暗号化イネーブル(ENCRYPTION_ENABLE)ビットをセットします。µCは、GMSLシリアライザとデシリアライザの両方のENCRYPTION_ENABLEを同一のVSYNCサイクル内でセットする必要があります(2つの書込みの間に内部VSYNCの立下りエッジが存在しないこと)。暗号化をディセーブルするためにENCRYPTION_ENABLEをクリアするときも、これと同じタイミングが適用されます。

注：ENCRYPTION_ENABLEは、コンテンツにかかわらずGMSL上の暗号化をイネーブル/ディセーブルします。HDCPに準拠するために、µCでは、暗号化を必要とするコンテンツが暗号化されないままGMSLを通過することがないようにします。

µCは暗号化をイネーブルする前に認証プロセスを完了する必要があります。さらに、新しい認証セッションを開始するには、暗号化をディセーブルする必要があります。

暗号化の同期ビデオの垂直同期(VSYNC)は、暗号の開始を同期させます。暗号化が開始されると、GMSLはVSYNCとHSYNCの内部立下りエッジを使用して、各フレームと各ラインに対して新しい暗号鍵を生成します。鍵の変更はデータに対して透過的で、ビデオまたはオーディオデータの暗号化を中断しません。

リピータのサポートGMSLシリアライザ/デシリアライザは、HDCPリピータを構成する機能を内蔵しています。HDCPリピータは、HDCPコンテンツを受信して復号化した後、1つ以上のダウンストリームリンク上で暗号化して送信します。リピータは、復号化したHDCPコンテンツを(スクリーン表示などに)使用することもできます。HDCPのリピータ認証プロトコルをサポートするため、デシリアライザにはREPEATERレジスタビットがあります。このレジスタビットは、(おそらくリピータモジュール上にある) µCによって1に設定される必要があります。GMSLシリアライザとデシリアライザの両方が、作成されたKSVリスト上でSHA-1ハッシュ値の計算を使用します。HDCP GMSLリンクは、最大15のレシーバをサポートします(リピータモジュール内のものを含む総数)。ダウンストリームのレシーバの総数が14を超える場合、µCはKSVリスト作成時にMAX_DEVS_EXCEEDEDレジスタビットをセットする必要があります。




HDCP認証の手順GMSLシリアライザは、HDCPの要件を超える64ビットの乱数を生成します。GMSLシリアライザ/デシリアライザの内蔵ワンタイムプログラマブル(OTP)メモリには、出荷時に設定された固有のHDCP鍵セットが格納されています。ホストµCは、HDCP認証手順を開始して制御します。GMSLシリアライザとデシリアライザは、認証の検証のためにHDCP認証応答値を生成します。HDCP GMSL暗号化を認証する際は、下記の手順に従います(詳細については、HDCP 1.3 Amendment for GMSL [HDCP 1.3のGMSL向け修正]を参照)。暗号化がイネーブルされている間、

µCはリンク完全性チェックを実行する必要があります(表17参照)。デシリアライザがリンクの同期を失ったことを示す何らかのイベントが発生した場合は、認証を再トリガします。µCが新たに認証の試みを開始するには、最初にGMSLシリアライザのRESET_HDCPビットに1を書き込む必要があります。

HDCPプロトコルの概要表16、表17、表18に、HDCPプロトコルの概要を示します。これらの表は、実装の手引きとしてのみ掲載しています。完全に準拠するには、HDCPのGMSL向け修正で規定された要件を満たす必要があります。

表16. スタートアップ、HDCP認証、および通常動作(デシリアライザがリピータではない場合) —HDCP認証プロトコルの第1のパート

NO. µC HDCP GMSLシリアライザ HDCP GMSLデシリアライザ

1 起動後の初期状態です。起動してHDCP認証を待ちます。起動してHDCP認証を待ちます。

2

保護を必要としないA/Vデータ(低価値コンテンツ) がGMSLシリアライザの入力で利用可能であることを確認します(ブルーまたはインフォメーション画面など)。あるいは、GMSLシリアライザのFORCE_VIDEOビットとFORCE_AUDIOビットを使用して、GMSLシリアライザの入力でA/Vデータをマスクします。SEREN = Hを書き込むことによってリンクを開始するか、またはAUTOSがローの場合はリンクが自動的に開始します。

— —

3 — シリアライズを開始して低価値コンテンツのA/Vデータを送信します。

入力データストリームにロックして低価値コンテンツのA/Vデータを出力します。

4 デシリアライザのロックビットを読み取って、リンクが確立されたことを確認します。

— —

5 必要に応じて、乱数のシードをGMSLシリアライザに書き込みます。

シードと内部生成した乱数を組み合わせます。シードが供給されない場合は、内部の乱数のみを使用します。

—

6HDCP暗号化が必要な場合、GMSLシリアライザのSTART_AUTHENTICATIONビットに1を書き込むことによって認証を開始します。

ANを生成(保存)して、START_AUTHENTICATIONビットをゼロにリセットします。

—

7 ANとAKSVをGMSLシリアライザから読み取って、デシリアライザに書き込みます。

— µCのAKSVの書込みをトリガとしてR0’を生成します。

8 BKSVおよびREPEATERビットを読み取って、GMSLシリアライザに書き込みます。

µCのBKSVの書込みをトリガとしてR0を生成します。

—




表16. スタートアップ、HDCP認証、および通常動作(デシリアライザがリピータではない場合) —HDCP認証プロトコルの第1のパート(続き)


9

GMSLシリアライザのINVALID_BKSVビットを読み取って、それが0の場合は認証を続行します。認証に失敗した場合は、認証を再スタートすることができます(認証を再スタートする前にRESET_HDCP = 1に設定してください)。

— —

10

デシリアライザからR0’を読み取って、GMSLシリアライザからR0を読み取ります。両者が一致した場合は認証を続行します。一致しない場合は、さらに最大2回まで再試行します(必要に応じて、GMSLシリアライザ比較を使用してR0/R0’が一致しているかどうかを判定することができます)。認証に失敗した場合は、認証を再スタートすることができます(認証を再スタートする前にRESET_HDCP = 1に設定します)。

— —

11

VSYNCの立下りエッジ(GMSLシリアライザ内)を待ってから、デシリアライザとGMSLシリアライザでENCRYPTION_ENABLEビットに1をセットします(µCがVSYNCを監視することができない場合は、GMSLシリアライザのVSYNC_DET ビットを利用可能です)。

次のVSYNCの立下りエッジの後、暗号化がイネーブルされます。

次のVSYNCの立下りエッジの後、復号化がイネーブルされます。

12

BKSVが鍵無効化リストに含まれていないかチェックし、含まれていない場合は続行します。認証に失敗した場合は、認証を再スタートすることができます。注：無効化リストのチェックは、ステップ8でBKSVを読み取った後に開始することができます。

— —

13 保護を必要とするA/Vコンテンツの送信を開始します。

高価値コンテンツのA/VデータのHDCP暗号化を行います。

高価値コンテンツA/VデータのHDCP 復号化を行います。




表17. リンク完全性チェック(通常)—暗号化のイネーブル後128フレームごとに実行


1 — 128 VSYNCサイクル単位でRiを生成してRIレジスタを更新します。

128 VSYNCサイクル単位でRi’を生成してRI’レジスタを更新します。

2 — A/Vデータの暗号化と送信を継続します。

A/Vデータの受信、復号化、および出力を継続します。

3 128ビデオフレーム(VSYNCサイクル)ごと、または2秒ごと。

— —

4 GMSLシリアライザからRIを読み取ります。 — —5 デシリアライザからRI’を読み取ります。 — —

6

再びGMSLシリアライザからRIを読み取って、値が安定していること(前にGMSLシリアライザから読み取ったRIと一致すること)を確認します。RIが安定していない場合は、ステップ5に戻ります。

— —

7 RIとRI’が一致した場合、リンク完全性チェックは成功で、ステップ3に戻ります。

— —

8

RIとRI’が一致しない場合、リンク完全性チェックは失敗です。リンク完全性チェックの失敗を検出したら、µCは保護を必要としないA/Vデータ(低価値コンテンツ)がGMSLシリアライザの入力で利用可能であることを確認します(ブルーまたはインフォメーション画面など)。あるいは、GMSLシリアライザのFORCE_VIDEOビットとFORCE_AUDIOビットを使用して、GMSLシリアライザのA/Vデータ入力をマスクすることもできます。

— —

9 GMSLシリアライザとデシリアライザのENCRYPTION_ENABLEビットに0を書き込みます。

暗号化をディセーブルして低価値コンテンツのA/Vデータを送信します。

復号化をディセーブルして低価値コンテンツのA/Vデータを出力します。

10

GMSLシリアライザのRESET_HDCPビットに1を書き込んだ後、START_AUTHENTICATIONビットに1を書き込むことによって認証を再スタートします。

— —




表18. オプションの拡張リンク完全性チェック—暗号化のイネーブル後16フレームごとに実行


1 — 16 VSYNCサイクル単位でPjを生成してPJレジスタを更新します。

16 VSYNCサイクル単位でPj’を生成してPJ’レジスタを更新します。

2 — A/Vデータの暗号化と送信を継続します。

A/Vデータの受信、復号化、および出力を継続します。

316ビデオフレームごとに、GMSLシリアライザからPJを読み取って、デシリアライザからPJ’を読み取ります。

— —

4 PJとPJ’が一致した場合、拡張リンク完全性チェックは成功で、ステップ3に戻ります。

— —

5

不一致があった場合は、さらに最大2回までステップ3から再試行します。3回とも不一致なら、拡張リンク完全性チェックは失敗です。拡張リンク完全性チェックの失敗を検出したら、µCは保護を必要としないA/Vデータ(低価値コンテンツ)がGMSLシリアライザの入力で利用可能であることを確認します(ブルーまたはインフォメーション画面など)。あるいは、GMSLシリアライザのFORCE_VIDEOビットとFORCE_AUDIOビットを使用して、GMSLシリアライザのA/Vデータ入力をマスクすることもできます。

— —

6 GMSLシリアライザとデシリアライザのENCRYPTION_ENABLEビットに0を書き込みます。

暗号化をディセーブルして低価値コンテンツのA/Vデータを送信します。

復号化をディセーブルして低価値コンテンツのA/Vデータを出力します。

7

GMSLシリアライザのRESET_HDCPビットに1を書き込んだ後、START_AUTHENTICATIONビットに1を書き込むことによって認証を再スタートします

— —




リピータネットワークの例—µCが2つの場合図42に示した例では、1つのリピータと2つのµCを使用しています。表19に、認証の動作の概要を示します。

表19. HDCP認証および通常動作(1つのリピータ、2つのµC)—HDCP認証プロトコルの第1 および第2のパート

図 42. 1 つのリピータと 2 つの µC を含むネットワークの例 (Tx = GMSL シリアライザ、Rx = デシリアライザ )

BD-DRIVE

RX_R1

µC_B

TX_B1

DISPLAY 1

RX_D1

DISPLAY 2

RX_D2

REPEATER

TX_R1

TX_R2RX_R2 µC_R

VIDEOROUTING

MEMORYWITH SRM

VIDEO CONNECTION

CONTROL CONNECTION 1 (µC_B IN BD-DRIVE IS MASTER)

CONTROL CONNECTION 2 (µC_R IN REPEATER IS MASTER)

NO. µC_B µC_R

HDCP GMSL シリアライザ

(TX_B1、TX_R1、 TX_R2)

HDCP GMSL デシリアライザ

(RX_R1、RX_D1、 RX_D2)

TX_B1 CDS = 0TX_R1 CDS = 0TX_R2 CDS = 0

RX_R1 CDS = 1RX_D1 CDS = 0RX_D2 CDS = 0

1 起動後の初期状態です。起動後の初期状態です。すべて：起動してHDCP認証を待ちます。

すべて：起動してHDCP認証を待ちます。

2 —

RX_R1にREPEATER = 1を書き込みます。適切なアクノリッジフレームが受信されるまで再試行します。注：µC_BによってTX_B1とRX_R1の間で認証の第1のパートが開始される(ステップ7)前に、このステップを完了する必要があります。たとえば、この要件を満たすために、µC_RがREPEATERビットに書込み可能な状態になるまでRX_R1をパワーダウン状態に維持する方法や、認証を開始する前にµC_BがµC_Rを監視する方法があります。

— —




表19. HDCP認証および通常動作(1つのリピータ、2つのµC)—HDCP認証プロトコルの第1 および第2のパート(続き)

NO. µC_B µC_R







3

保護を必要としないA/Vデータ (低価値コンテンツ)がTX_B1の入力で利用可能であることを確認します(ブルーまたはインフォメーション画面など)。あるいは、TX_B1のFORCE_VIDEOビットとFORCE_AUDIOビットを使用して、TX_B1のA/Vデータ入力をマスクすることもできます。TX_B1にSEREN = Hを書き込むことによってTX_B1とRX_R1の間のリンクを開始するか、またはAUTOSがローの場合はリンクが自動的に開始します。

—TX_B1：シリアライズを開始して低価値コンテンツのA/Vデータを送信します。

RX_R1：入力データストリームにロックして低価値コンテンツのA/Vデータを出力します。

4 —

TX_R1、TX_R2にSEREN = Hを書き込むことによってすべてのダウンストリームリンクを開始するか、またはトランスミッタのAUTOSがローの場合はリンクが自動的に開始します。

TX_R1、TX_R2：シリアライズを開始して低価値コンテンツのA/Vデータを送信します。

RX_D1、RX_D2：入力データストリームにロックして低価値コンテンツのA/Vデータを出力します。

5RX_R1のロックビットを読み取って、TX_B1とRX_R1の間でリンクが確立されたことを確認します。

RX_D1のロックビットを読み取って、TX_R1とRX_D1の間でリンクが確立されたことを確認します。RX_D2のロックビットを読み取って、TX_R2とRX_D2の間でリンクが確立されたことを確認します。

— —

6 必要に応じて、乱数のシードをTX_B1に書き込みます。

HDCP用に使用されるGPIO機能を変更するため、RX_R1のGPIO_0_FUNCTIONビットとGPIO_1_FUNCTIONビットに1を書き込みます。必要に応じて、乱数のシードをTX_R1とTX_R2に書き込みます。

— —

7TX_B1、RX_R1間の認証プロトコルの第1のパートを開始して完了します(表10のステップ6〜10を参照)。

—TX_B1：µC_Bからのコマンドに基づいて、ANを生成し、R0を計算します。

RX_R1：µC_Bからのコマンドに基づいて、R0’を計算します。





NO. µC_B µC_R







8 —

GPIO_1 = 1が検出された場合、(TX_R1、RX_D1)と(TX_R2、 RX_D2)のリンク間で認証プロトコルの第1のパートを開始して完了します(表10のステップ6〜10を参照)。

TX_R1、TX_R2：µC_Rからのコマンドに基づいて、ANを生成し、R0を計算します。

RX_D1、RX_D2：µC_Rからのコマンドに基づいて、R0’を計算します。

9

VSYNCの立下りエッジを待ってから、(TX_B1、RX_R1)リンクの暗号化をイネーブルします。完全な認証はまだ完了していないため、保護を必要とするA/Vコンテンツが送信されないようにします。RX_R1からREPEATER = 1が読み取られたため、認証の第2のパートが必要です。

—TX_B1：次のVSYNCの立下りエッジの後、暗号化がイネーブルされます。

RX_R1：次のVSYNCの立下りエッジの後、復号化がイネーブルされます。

10 —

GPIO_0 = 1が検出された場合、(TX_R1、RX_D1)および(TX_R2、RX_D2)リンクの暗号化をイネーブルします。

TX_R1、TX_R2：次のVSYNCの立下りエッジの後、暗号化がイネーブルされます。

RX_D1、RX_D2：次のVSYNCの立下りエッジの後、復号化がイネーブルされます。

11

µC_RがRX_R1にKSVリストを用意することができるように、しばらく待ちます。その後、適切なアクノリッジフレームが受信され、ビットの読み値が1になるまで、RX_R1のKSV_LIST_READYビットを定期的に監視します(読み取ります)。

RX_R1をREVCCEN = FWDCCEN = 0に設定して、µC_B側からの制御チャネルをブロックします。適切なアクノリッジフレームが受信されるまで再試行します。

—

RX_R1：FWDCCEN = REVCCEN = 0が書き込まれた後、シリアライザ側(TX_B1)からの制御チャネルがブロックされます。

12

RX_D1およびRX_D2のBKSVをRX_R1のKSVリストに書き込みます。次に、RX_R1のBINFOレジスタを計算して書き込みます。

—

RX_R1：µC_RによるBINFOの書込みをトリガとして、KSVリスト、BINFO、およびシークレット値M0’に対するハッシュ値(V’)を計算します。

13

RX_R1のKSV_LIST_READYビットに1を書き込んだ後、RX_R1をREVCCEN = FWDCCEN = 1に設定することによってµC_B側からの制御チャネルのブロックを解除します。

—

RX_R1：FWDCCEN = REVCCEN = 1が書き込まれた後、シリアライザ側(TX_B1)からの制御チャネルのブロックが解除されます。





NO. µC_B µC_R







14

RX_R1からKSVリストおよびBINFOを読み取って、それらをTX_B1に書き込みます。MAX_DEVS_EXCEEDEDまたはMAX_CASCADE_EXCEEDEDビットが 1の場合、認証は失敗します。注：BINFOはKSVリストの後で書き込む必要があります。

—

TX_B1：µC_BによるBINFOの書込みをトリガとして、KSVリスト、BINFO、およびシークレット値M0に対するハッシュ値(V)を計算します。

—

15

TX_B1からVを読み取って、RX_R1からV’を読み取ります。両者が一致した場合は認証を続行します。一致しない場合はさらに最大2回まで再試行します。

— — —

16KSVリストの各KSVおよびRX_R1のBKSVが鍵無効化リストに含まれていないかを確認します。

— — —

17鍵が無効化されていない場合、認証プロトコルの第2のパートが完了します。

— — —

18 保護を必要とするA/Vコンテンツの送信を開始します。

—すべて：高価値A/VデータのHDCP暗号化を行います。

すべて：高価値A/VデータのHDCP復号化を行います。




新しいデバイス接続の検出および動作システムに新しいデバイスが接続されたときは、そのデバイスを認証し、デバイスのKSVを無効化リストに照らしてチェックする必要があります。ダウンストリームのµCはアップストリームのレシーバのNEW_DEV_CONNビットをセットして割込みを発生させ、アップストリームのµCに通知することができます。

認証の開始および暗号化のイネーブルのダウンストリームリンクへの通知HDCPリピータは、起動時または新しいデバイスの検出時に、ただちに認証を開始せず、アップストリームのトランスミッタ/リピータからの認証要求を待ちます。

以下の手順を使用してダウンストリームのリンクに新しい認証要求の開始を通知してください。

1) ホストµCがHDCPリピータの入力レシーバとの認証を開始します。

2) AKSVがHDCPリピータの入力レシーバに書き込まれると、そのAUTH_STARTEDビットが自動的にセットされ、GPIO1がハイになります(GPIO1_FUNCTIONがハイに設定されている場合)。

3) HDCPリピータのµCはHDCPリピータの入力レシーバのAUTH_STARTEDビットおよび/またはGPIO1 (設定されている場合)がローからハイに遷移するのを待って、ダウンストリームの認証を開始します。

4) HDCPリピータのµCがAUTH_STARTEDビットをリセットします。

GPIO0がレシーバのENCRYPTION_ENABLEビットに従うようにするために、GPIO0_FUNCTIONをハイに設定します。リピータのµCは、アップストリームのµCによって暗号化がイネーブル/ディセーブルされたときの通知にこの機能を使用することができます。

アプリケーション情報

自己PRBSテストシリアライザは、デシリアライザのビットエラー検証と連携するPRBSパターンジェネレータを内蔵しています。PRBSテストを実行するには、まずHDCPの暗号化をディセーブルにし、DISHSFILT、DISVSFILT、およびDISDEFILTを｢1｣に設定し、デシリアライザのグリッチフィルタをディセーブルします。その後、シリアライザ、デシリアライザの順で、PRBSEN = 1 (0x04、D5)に設定します。PRBSテストを終了するには、最初にデシリアライザ、次にシリアライザの順で、PRBSEN = 0 (0x04、D5)に設定します。

デュアルµC制御通常、システムには制御チャネルを実行するマイクロコントローラが1つ存在し、ディスプレイアプリケーションでは

シリアライザ側、画像検出アプリケーションではデシリアライザ側に位置します。しかし、それぞれの側にµCが同時に存在し、制御チャネルを交互に実行する場合もあります。この場合は、各µCがシリアライザとデシリアライザおよび任意のペリフェラルデバイスと通信可能です。

両方のµCが同時に制御チャネルを使用しようとした場合は、競合が発生します。こうした競合は、ユーザーが上位のプロトコルを実装することで防止する必要があります。さらに、制御チャネルはリンクの両側のI2Cマスター間の調停が行われません。競合によって通信が失敗すると、アクノリッジフレームが生成されません。シリアルリンク上の通信が不要な場合は、µCがシリアライザ/デシリアライザのFWDCCENおよびREVCCENビット(0x04、D[1:0])を使用して順方向および逆方向の制御チャネルをディセーブルすることができます。シリアルリンクでの通信が停止され、µCの間で競合が発生することはありません。

画像検出アプリケーションでデュアルµCを使用する例として、シリアライザがスリープモードで、デシリアライザ側のµCによるウェイクアップを待つという場合があります。ウェイクアップ後は、シリアライザ側のµCがシリアライザのレジスタのマスター制御を担当します。

ジッタフィルタPLL一部のアプリケーションでは、クロック入力(RXCLKIN)にノイズが含まれ、それによってリンクの信頼性が低下します。クロック入力は、100kHz (typ)以上の周波数を減衰させる設定可能な狭帯域ジッタフィルタPLLを備えています。DISJITFILT = 0 (0x05、D6)に設定することによって、ジッタフィルタをイネーブルします。

RXCLKIN拡散トラッキングシリアライザは、拡散RXCLKIN信号による動作が可能です。拡散RXCLKINを使用する場合は、DISJITFILT = 1 (0x05、D6)およびX7PLLHIBW =1 (0x0C、D7)に設定することによってジッタフィルタをディセーブルします。fRXCLKIN > 50MHzの場合は拡散率0.5%を超えず、fRXCLKIN < 50MHzの場合は拡散率1%を超えないようにして、変調は40kHz以下に維持します。さらに、シリアライザとデシリアライザのスペクトラム拡散をオフにします。シリアライザとデシリアライザは、RXCLKINの拡散に追従します。

クロック周波数の変更ビデオクロック(fRXCLKIN_)と制御チャネルクロック(fUART/fµC)が安定した後でシリアルリンクをイネーブルすることが推奨されます。クロック周波数を変更するときは、5µsの間ビデオクロックを停止し、新しい周波数のクロックを印加してから、シリアルリンクを再始動するかSERENをトグルします。新しい周波数がただちに安定しグリッチがない場合は、クロック周波数のオンザフライ変更が可能です。逆方向制御チャネルは、シリアルリンクの開始または停止




後500µsの間は利用することができません。UARTインタフェースを使用する場合は、デバイスがUARTの同期パターンを確実に認識することができるように、fUARTのオンザフライ変更の倍率を1回当り3.5以下に制限します。たとえば、UART周波数を1Mbpsから100kbpsに引き下げるときは、まずデータを333kbpsで送信し、次に100kbpsで送信することによって、それぞれ3と3.333の低下率にします。

フレーム同期の供給(カメラアプリケーション)GPI/GPOは、ECUからのフレーム同期信号を必要とするカメラアプリケーション(サラウンドビューシステムなど)のための簡素なソリューションを提供します。ECUのフレーム同期信号をGPI入力に接続し、GPO出力をカメラのフレーム同期入力に接続します。GPI/GPOの遅延は275µs (typ)です。複数のGPI/GPOチャネル間のスキューは標準で115µsです。より低スキューの信号が必要な場合は、カメラのフレーム同期入力をデシリアライザのGPIOの1つに接続し、I2Cのブロードキャスト書込みコマンドを使用してGPIO出力の状態を変更します。この場合、最大スキューは0.5µs + 1 I2Cビット時間になります。

デバイスアドレスのソフトウェア設定シリアライザとデシリアライザには、設定可能なデバイスアドレスがあります。これによって、複数のGMSLデバイス(およびI2Cペリフェラル)が同じ制御チャネル上で共存可能です。シリアライザのデバイスアドレスは、各デバイスのレジスタ0x00にあり、デシリアライザのデバイスアドレスは各デバイスのレジスタ0x01にあります。デバイスアドレスを変更するには、まずアドレスを変更するデバイスに書込みを行います(シリアライザのデバイスアドレスを変更する場合はシリアライザのレジスタ0x00、デシリアライザのデバイスアドレスを変更する場合はデシリアライザのレジスタ0x01)。次に、同じアドレスをもう一方のデバイスの対

応するレジスタに書き込みます(シリアライザのデバイスアドレスを変更する場合はデシリアライザのレジスタ0x00、デシリアライザのデバイスアドレスを変更する場合はシリアライザのレジスタ0x01)。

3レベル設定入力CONF[1:0]、ADD[1:0]、およびBWSは、シリアルインタフェースの設定や起動時のデフォルトを制御する3レベル入力です。3レベル入力は、ハイレベルに設定する場合はプルアップ抵抗を介してIOVDDに接続し、ローレベルに設定する場合はプルダウン抵抗を介してGNDに接続し、ミッドレベルに設定する場合はIOVDD/2に接続するかオープンにします。デジタル制御の場合は、3ステートのロジックを使用して3レベルのロジック入力を駆動します。

設定のブロックこのシリアライザは、レジスタに対する変更をブロックすることができます。レジスタ0x00〜レジスタ0x1Fを読取り専用にするには、CFGBLOCKをセットします。一度セットすると、電源が取り外されるか、PWDNがローになるまでレジスタはブロックされたままです。

他のGMSLデバイスとの互換性このシリアライザは、デシリアライザのMAX9276〜MAX9282と組み合わせるように設計されていますが、任意のGMSLデシリアライザと相互運用可能です。動作上の制限事項については、表20を参照してください。

鍵メモリ各デバイスには、セキュアな不揮発性メモリ(NVM)に格納された固有のHDCP鍵セットがあります。HDCP鍵セットは、40の56ビットプライベート鍵と1つの40ビットパブリック鍵(公開鍵)で構成されます。NVMは車載アプリケーション向けに認定されています。

表20. MAX9277/MAX9281の機能上の互換性MAX9277/MAX9281 FEATURE GMSL DESERIALIZER

HDCP (MAX9281 only) If feature not supported in deserializer, must not be turned on in the MAX9281.

High-bandwidth mode If feature not supported in deserializer, must only use 24-bit and 32-bit modes.

I2C to I2C If feature not supported in deserializer, must use UART to I2C or UART to UART.

Coax If feature not supported in deserializer, must connect unused serial input through 200nF and 50Ω in series to VDD and set the reverse control channel amplitude to 100mV.

High-immunity control channel If feature not supported in deserializer, must use the legacy reverse control channel mode

TDM encoding If feature not supported in deserializer, must use I2S encoding (with 50% WS duty cycle), if supported.

I2S encoding If feature not supported in deserializer must disable I2S in the MAX9277/MAX9281.




HS/VS/DEの反転このシリアライザは、アクティブハイのHS、VS、およびDEを符号化とHDCPの暗号化に使用します。GMSLデバイスで使用するためにアクティブローの入力信号を反転するには、シリアライザでINVHSYNC、INVVSYNC、およびINVDE (レジスタ0x0D、0x0E)をセットします。ダウンストリームのデバイスで使用するためにアクティブローの信号を出力するには、デシリアライザでINVHSYNC、INVVSYNC、およびINVDE (レジスタ0x0E)をセットします。

WS/SCKの反転このシリアライザは、I2Sに標準の極性を使用します。GMSLデバイスで使用するために反対の極性の信号を反転するには、シリアライザでINVWS、INVSCK (レジスタ0x1B)をセットします。ダウンストリームで使用するために逆極性の信号を出力するには、デシリアライザでINVWS、INVSCK (レジスタ0x1D)をセットします。

ラインフォルト検出シリアライザのラインフォルト検出器は、システムフォルト診断のために、グランドへの短絡、バッテリへの短絡、オープンリンクなどのライン障害を監視します。図4は、必要な外付け抵抗の接続を示します。ラインフォルトが検出されるとLFLT = ローになり、ラインが正常に戻るとLFLTはハイになります。ラインフォルトの種類はシリアライザの0x08 D[3:0]に格納されます。LFLTをµCでフィルタして、瞬間的なグランドシフトに対する検出器の感度を引き下げます。フォルト検出器のスレッショルド電圧はシリアライザのグランド基準です。その他の受動部品によってケーブルのDCレベルが設定されます(図4)。シリアライザとGMSLデシリアライザのグランドが異なる場合、通常動作中のリンク

DC電圧が変動してフォルト検出スレッショルドの1つを超える可能性があります。

フォルト検出回路には、バッテリへの短絡に対処することができる電力定格の抵抗を選択します。同軸モードでは、使用しないラインフォルト入力は未接続のままにします。信号線間短絡を検出する場合は、アプリケーションノート4709 ｢MAX9259のGMSLラインフォルト検出｣を参照してください。

表21に、ラインフォルトの種類のマッピングを示します。

内蔵入力プルダウン制御および設定入力(3レベル入力以外)は、GNDへのプルダウン抵抗を内蔵しています。外付けのプルダウン抵抗は不要です。

I2C/UARTのプルアップ抵抗の選択I2CとUARTのオープンドレインラインは、ロジックハイレベルを提供するためにプルアップ抵抗を必要とします。消費電力と速度はトレードオフの関係にあるため、プルアップ抵抗値を選択する際に妥協が必要になることがあります。バスに接続されたすべてのデバイスによって、デバイスが動作していないときでもある程度の容量が付加されます。I2Cでは、最大400kbpsのデータレートで定義されるファーストモードについて、立上り時間(30%から70%)を300nsと規定しています(詳細については、｢Electrical Characteristics (電気的特性)｣の表に記載されたI2Cの仕様を参照)。高速モードの立上り要件を満たすために、立上り時間tR = 0.85 x RPULLUP x CBUS < 300nsとなるプルアップ抵抗を選択します。遷移時間が過度に長くなると、波形は認定されません。このデバイスは、最大1MbpsのI2C/UART速度をサポートしています。

表21. ラインフォルトのマッピングREGISTER ADDRESS BITS NAME VALUE LINE FAULT TYPE

0X08

D[3:2] LFNEG

00 Negative cable wire shorted to supply voltage01 Negative cable wire shorted to ground10 Normal operation11 Negative cable wire disconnected

D[1:0] LFPOS

00 Positive cable wire shorted to supply voltage01 Positive cable wire shorted to ground10 Normal operation11 Positive cable wire disconnected




AC結合AC結合は、最大でコンデンサの定格電圧までのDC電圧からレシーバを絶縁します。リンクを正常に動作させ、ケーブルのどちらかの端がバッテリに短絡された場合に保護を提供するために、シリアライザの出力とデシリアライザの入力にコンデンサが必要です。AC結合は、低周波のグランドシフトおよび低周波のコモンモードノイズを遮断します。

AC結合コンデンサの選択電圧ドループと送信されるシンボルのDSV (デジタル総和変動)が原因で、信号の遷移はさまざまな電圧レベルから開始されます。遷移時間は固定されているため、信号の遷移がさまざまな電圧レベルから開始されるとタイミングジッタが発生します。AC結合されたリンクの時定数を、ドループとジッタが許容可能なレベルまで減少するように選択する必要があります。AC結合されたリンク用のRCネットワークは、CML/同軸レシーバの終端抵抗(RTR)、CML/同軸ドライバの終端抵抗(RTD)、および直列AC結合コンデンサ(C)で構成されます。同一の値の直列コンデンサ4つによるRC時定数は(C x (RTD + RTR))/4です。RTDとRTRは、伝送ラインのインピーダンス(通常は100Ω差動、50Ωシングルエンド)と整合させる必要があります。したがって、システムの時定数を変更する要素として残るのはコン

デンサの選択です。より低速の逆方向制御チャネルの信号を通過させるために、バッテリへの短絡に耐える十分な電圧定格を備えた、0.22µF (従来の逆方向制御チャネルを使用)、47nF (高耐性逆方向制御チャネルを使用)、またはさらに大型の高周波表面実装セラミックコンデンサを使用します。高速信号に対する寄生効果を低減するため、ケースサイズが3.2mm x 1.6mm以下のコンデンサを使用します。

電源回路とバイパス処理このシリアライザは、1.7V〜1.9VのAVDDおよびDVDDと、3.0V〜3.6VのLVDSVDDを使用します。シリアル出力以外のすべてのシングルエンド入力と出力は、1.7V〜3.6VのIOVDDから電力を取得し、入力レベルと出力レベルはIOVDDに比例して増減します。電源電圧の適切なバイパスは、高周波回路の安定性にとって不可欠です。

電源の表｢Electrical Characteristics｣の表に示された消費電流は、LVDSVDD、AVDD、DVDD、およびIOVDDからの電流の合計です。各電源からの標準電流を、表22に示します。HDCP処理(MAX9281のみ)を行うと消費電流が増大します。これを表23に示します。

表22. 標準消費電流(ワーストケースの入力パターンを使用、VAVDD = VDVDD = VIOVDD = 1.8V、VLVDSVDD = 3.3V、TA = +25、SSEN = ハイ、HDCPなし)

表23. HDCPによる消費電流の増加 (MAX9281のみ)

BWS RXCLK(MHz)

AVDD(mA)

DVDD(mA)

IOVDD(mA)

LVDSVDD(mA)

Low

16.6 88 11.4 0.029 24

33.3 90.7 15.6 0.029 24

66.6 98.3 23.9 0.029 24

104 112.2 33.2 0.029 24

Open36.6 91.7 19.7 0.029 29

104 112.1 38.8 0.030 29

RXCLK (MHz) MAX HDCP CURRENT (mA)16.6 25

33.3 30

66.6 45

104 70




ケーブルおよびコネクタCML用の相互接続は、通常は差動インピーダンスが100Ωです。差動インピーダンスが整合されたケーブルおよびコネクタを使用して、インピーダンスの不連続性を最小限に抑えます。同軸ケーブルは、通常は特性インピーダンスが50Ωです。75Ω動作については、お問い合わせください。表24に、GMSLリンクで使用される推奨ケーブルおよびコネクタを示します。

基板レイアウトLVCMOSロジック信号、LVDSおよびCML/同軸の高速信号を分離して、クロストークを防止してください。電源、グランド、LVDS/CML/同軸、およびLVCMOSロジック信号の各層が独立している4層PCBを使用します。PCBトレースを互いに近付けてレイアウトし、STPの差動特性インピーダンスが100Ωになるようにします。トレースのサイズは、使用するトレースの種類(マイクロストリップまたはストリップライン)によって異なります。50ΩのPCBトレース2本を接近させた場合、差動インピーダンスは100Ωにならないことに注意してください。トレースが互いに接近しているとインピーダンスは低下します。同軸を駆動する場合は、シングルエンド出力に50Ωのトレースを使用します。

差動LVDS/CMLチャネル用のPCBトレースは平行に配線して、差動特性インピーダンスを維持します。ビアは使用しません。差動ペアを構成するPCBトレースの長さを等しくして、差動ペア内におけるスキューを回避します。

ESD保護ESD耐性の定格は、ヒューマンボディモデル、IEC 61000-4-2、およびISO 10605に準拠しています。ISO 10605およびIEC 61000-4-2規格は、電子システムのESD耐性を規定しています。シリアルリンク入力の定格は、ISO 10605 ESD保護およびIEC 61000-4-2 ESD保護に準拠しています。すべての端子は、ヒューマンボディモデルに対してテストされています。ヒューマンボディモデルの放電コンポーネントは、CS = 100pFおよびRD = 1.5kΩです(図43)。IEC 61000-4-2の放電コンポーネントは、CS = 150pFおよびRD = 330Ωです(図44)。ISO 10605の放電コンポーネントは、CS = 330pFおよびRD = 2kΩです(図45)。

図 43. ヒューマンボディモデル ESD テスト回路

図 45. ISO 10605 接触放電 ESD テスト回路

図 44. IEC 61000-4-2 接触放電 ESD テスト回路

表24. GMSLの推奨コネクタおよびケーブル

STORAGECAPACITOR

HIGH-VOLTAGE

DCSOURCE

DEVICEUNDERTEST

CHARGE-CURRENT-LIMIT RESISTOR

DISCHARGERESISTANCE

1MΩRD

1.5kΩ

CS100pF

STORAGECAPACITOR

HIGH-VOLTAGE

DCSOURCE

DEVICEUNDERTEST


DISCHARGERESISTANCE

RD2kΩ

CS330pF

CS150pF

STORAGECAPACITOR

HIGH-VOLTAGE

DCSOURCE

DEVICEUNDERTEST


DISCHARGERESISTANCE

RD330Ω

VENDOR CONNECTOR CABLE TYPE

Rosenberger 56S2AX-400A5-Y RG174 Coax

Rosenberger D4S10A-40ML5-Z Dacar 538 STP

Nissei GT11L-2S F-2WME AWG28 STP

JAE MX38-FF A-BW-Lxxxxx STP




表25. レジスタ表(表1を参照)

レジスタアドレスビット名称値機能デフォルト

値

0x00

D[7:1] SERID XXXXXXX シリアライザのデバイスアドレス(起動時のデフォルト値はラッチされたアドレス端子のレベルで決まります)

XX00XX0

D0 CFGBLOCK0 通常動作

01 レジスタ0x00〜0x1Fは読取り専用です。

0x01D[7:1] DESID XXXXXXX デシリアライザのデバイスアドレス(起動時のデフォルト値はラッ

チされたアドレス端子のレベルで決まります)XX01XX0

D0 — 0 予備 0

0x02

D[7:5] SS

000 スペクトラム拡散なし(起動時のデフォルト値は起動時のCONF[1:0]の値で決まります)

000, 001

001 ±0.5%のスペクトラム拡散(起動時のデフォルト値は起動時のCONF[1:0]の値で決まります)

010 ±1.5%のスペクトラム拡散

011 ±2%のスペクトラム拡散

100 スペクトラム拡散なし




D4 AUDIOEN0 I2S/TDMチャネルをディセーブルします

11 I2S/TDMチャネルをイネーブルします

D[3:2] PRNG

00 12.5MHz〜25MHzのピクセルクロック

1101 25MHz〜50MHzのピクセルクロック

10 50MHz〜104MHzのピクセルクロック

11 ピクセルクロック範囲を自動検出します。

D[1:0] SRNG

00 0.5〜1Gbpsのシリアルビットレート

1101 1〜2Gbpsのシリアルビットレート

10 2〜3.12Gbpsのシリアルビットレート

11 シリアルビットレートを自動検出します

0x03

D[7:6] AUTOFM

00 ロック後に1回のみ拡散変調率を較正します

0001 ロック後2msごとに拡散変調率を較正します



D[5:0] SDIV000000 鋸歯分周器を自動較正します

000000XXXXXX マニュアルSDIV設定。｢スペクトラム拡散分周器のマニュアル設定｣

の項を参照してください。




表25. レジスタ表(表1を参照) (続き)


値

0x04

D7 SEREN

0

シリアルリンクをディセーブルします。AUTOS = ハイの場合の起動時のデフォルトです。逆方向制御チャネルの通信は、シリアライザがシリアルリンクを開始/停止した後500µsの間は利用することができません。

0, 1

1

シリアルリンクをイネーブルします。AUTOS = ローの場合の起動時のデフォルトです。逆方向制御チャネルの通信は、シリアライザがシリアルリンクを開始/停止した後500µsの間は利用することができません。

D6 CLINKEN0 設定リンクをディセーブルします

01 設定リンクをイネーブルします

D5 PRBSEN0 PRBSテストをディセーブルします

01 PRBSテストをイネーブルします

D4 SLEEP0 通常モード(起動時のデフォルト値は起動時のCDS/CNTL3および

AUTOS端子の値で決まります)。0, 1

1 スリープモードをアクティブ化します(起動時のデフォルト値は起動時のCDS/CNTL3およびAUTOS端子の値で決まります)。

D[3:2] INTTYPE

00 I2CSEL = 0、CDS = 1の場合、ベースモードでI2Cインタフェースを使用します

0101 I2CSEL = 0、CDS = 1の場合、ベースモードでUARTインタフェースを使用します

10, 11 ローカル制御チャネルはディセーブルです

D1 REVCCEN0 デシリアライザからの逆方向制御チャネルをディセーブルします

(受信時)1

1 デシリアライザからの逆方向制御チャネルをイネーブルします (受信時)

D0 FWDCCEN0 デシリアライザへの順方向制御チャネルをディセーブルします

(送信時)1

1 デシリアライザへの順方向制御チャネルをイネーブルします (送信時)

0x05

D7 I2CMETHOD0 UARTからI2Cへの変換時に、I2C変換でレジスタアドレスを送信し

ます0

1 UARTからI2Cへの変換時に、I2Cレジスタアドレスの送信をディセーブルします(コマンドバイトオンリーモード)

D6 DISJITFILT0 ジッタフィルタをイネーブルします。

11 ジッタフィルタをディセーブルします

D[5:4] CMLLVL

00 100mVのCMLツイストペア出力レベル(表7を参照)

1101 200mVのCMLツイストペア出力レベル








値

0x05 D[3:0] PREEMP

0000 プリエンファシスオフ

0000

0001 -1.2dBのプリエンファシス




0101 使用しません



1000 1.1dBのプリエンファシス








0x06 D[7:0] — 01000000 予備 01000000

0x07 D[7:0] — 00100010 予備 00100010

0x08

D[7:4] — 0000 予備 0000(Read only)

D[3:2] LFNEG

00 負のケーブルワイヤが電源電圧に短絡

10(Read only)

01 負のケーブルワイヤがグランドに短絡

10 通常動作

11 負のケーブルワイヤが切断

D[1:0] LFPOS

00 正のケーブルワイヤが電源電圧に短絡

10(Read only)

01 正のケーブルワイヤがグランドに短絡

10 通常動作

11 正のケーブルワイヤが切断

0x09 D[7:0] — XXXXXXXX 予備 (Read only)

0x0A D[7:0] — XXXXXXXX 予備 (Read only)

0x0B D[7:0] — XXXXXXXX 予備 (Read only)

0x0CD7 X7PLLHIBW

0 X7PLLを通常の帯域幅に設定します0

1 X7PLLを広帯域幅に設定します

D[6:0] — 0100000 予備 0100000






値

0x0D

D7 SETGPO0 ローを出力するようにGPOを設定します

01 ハイを出力するようにGPOを設定します

D6 INVVSYNC0 VSYNC入力を反転しません

01 VSYNC入力を反転します

D5 INVHSYNC0 HSYNC入力を反転しません

01 HSYNC入力を反転します

D4 DISRES0 RESビットがデシリアライザに送信されます

01 CNTL1がデシリアライザに送信されます

D[3:0] SKEWADJ

0000 X7PLLのクロックスキューを+50psに調整します

1111








1000 X7PLLのクロックスキューを-50psに調整します







1111 X7PLLのクロックスキューを調整しません

0x0ED7 INVDE

0 DE入力を反転しません0

1 DE入力を反転します

D[6:0] — 0000000 予備 0000000

0x0FD[7:1] I2CSRCA XXXXXXX I2CアドレストランスレータのソースA 0000000

D0 — 0 予備 0

0x10D[7:1] I2CDSTA XXXXXXX I2CアドレストランスレータのデスティネーションA 0000000

D0 — 0 予備 0

0x11D[7:1] I2CSRCB XXXXXXX I2CアドレストランスレータのソースB 0000000

D0 — 0 予備 0

0x12D[7:1] I2CDSTB XXXXXXX I2CアドレストランスレータのデスティネーションB 0000000

D0 — 0 予備 0






値

0x13

D7 I2CLOCACK

0順方向チャネルが利用可能でないときはアクノリッジが生成されません

1

1順方向チャネルが利用可能でないときは、I2C-I2Cスレーブがローカルのアクノリッジを生成します

D[6:5] I2CSLVSH

00 352ns/117nsのI2Cセットアップ/ホールド時間




D[4:2] I2CMSTBT

000 8.47kbps (typ)のI2C-I2Cマスタービットレート設定

101



011 105kbps (typ)のI2C-I2Cマスタービットレート設定





D[1:0] I2CSLVTO

00 64µs (typ)のI2C-I2Cスレーブリモートタイムアウト



11 I2C-I2Cスレーブリモートタイムアウトなし

0x14

D[7:4] CMLLVLCX


1010

0001 50mVのCML同軸出力レベル











11XX 使用しません

D[3:1] — 000 予備 000

D0 DISRWAKE0

ウェイクアップレシーバをイネーブルします(リモートウェイクアップをイネーブルします)

01

ウェイクアップレシーバをディセーブルします(リモートウェイクアップをディセーブルします)






値

0x15

D7 DISDETRIG

0広帯域幅モードで符号化されたパケットのDEトリガをイネーブルします

0

1広帯域幅モードで符号化されたパケットのDEトリガをディセーブルします

D[6:5] CNTLTRIG

00 広帯域幅モードで符号化されたCNTLパケットのトリガなし

10

01 広帯域幅モードで符号化されたCNTLパケットを常にトリガします

10DEがローのとき広帯域幅モードで符号化されたCNTLパケットをトリガします

11HSがローのとき広帯域幅モードで符号化されたCNTLパケットをトリガします

D4 ENREVP0

同軸ケーブルで正の入力からの逆方向チャネルをディセーブルします 1

1 同軸ケーブルで正の入力からの逆方向チャネルをイネーブルします

D3 ENREVN0

同軸ケーブルで負の入力からの逆方向チャネルをディセーブルします 0

1 同軸ケーブルで負の入力からの逆方向チャネルをイネーブルします

D[2:0] — 000 予備 000

0x16 D[7:0] — XXXXXXXX 予備 XXXXXXXX

0x17D7 HIGHIMM

0逆方向チャネルを従来モードに設定します(起動時のデフォルト値は起動時のGPO/HIM端子の値で決まります)。

0, 1

1逆方向チャネルを高耐性モードに設定します(起動時のデフォルト値は起動時のGPO/HIM端子の値で決まります)。

D[6:0] — 0011111 予備 0011111

0x18 D[7:0] — XXXXXXXX 予備 (Read only)

0x19 D[7:0] — 01001010 予備 01001010

0x1A

D7 REVFAST0

高耐性逆方向チャネルモードは500kbpsのビットレートを使用します 0

1 高耐性逆方向チャネルモードは1Mbpsのビットレートを使用します

D6 — 0 予備 0

D5 MDCNTL00 MS/CNTL0はMS入力として機能します

01 MS/CNTL0はCNTL0入力として機能します

D4 CDSCNTL30 CDS/CNTL3はCDS入力として機能します

01 CDS/CNTL3はCNTL3入力として機能します

D[3:1] — 000 予備 000

D0 REVARBTO

0256µsの逆方向チャネル調停タイムアウト時間(同軸スプリッタモードのみ)

0

14msの逆方向チャネル調停タイムアウト時間(同軸スプリッタモードのみ)





表26. HDCPレジスタ表(MAX9281のみ、表1を参照)

*X = 任意


値

0x1B

D7 INVSCK0 SCK入力を反転しません

01 SCK入力を反転します

D6 INVWS0 WS入力を反転しません

01 WS入力を反転します

D[5:0] — 010000 予備 010000

0x1E D[7:0] ID00100011 デバイスはMAX9277です(0x23) 00100X11

(Read only)00100111 デバイスはMAX9281です(0x27)

0x1F

D[7:5] — 000 予備 000(Read only)

D4 CAPS0 HDCP非対応(MAX9277)

(Read only)1 HDCP対応(MAX9281)

D[3:0] REVISION XXXX デバイスリビジョン (Read only)

レジスタアドレス

サイズ (バイト) 名称読取り/

書込み機能デフォルト値(16進)

0x80 to 0x84 5 BKSV Read/write HDCPレシーバのKSV 0x0000000000

0x85 to 0x86 2 RI/RI’ Read/writeEN_INT_COMP = 0の場合、トランスミッタのRI (読取り専用) EN_INT_COMP = 1の場合、レシーバのRI’ (読取り/書込み) 0x0000

0x87 1 PJ/PJ’ Read/writeEN_INT_COMP = 0の場合、トランスミッタのPJ (読取り専用) EN_INT_COMP = 1の場合、レシーバのPJ’ (読取り/書込み) 0x00

0x88 to 0x8F 8 AN Read only セッション乱数 (Read only)

0x90 to 0x94 5 AKSV Read only HDCPトランスミッタのKSV (Read only)

0x95 1 ACTRL Read/write

D7 = PD_HDCP 1 = HDCP回路をパワーダウンします 0 = HDCP回路は通常動作

0x00

D6 = EN_INT_COMP 1 = 内部比較モード 0 = µC比較モード

D5 = FORCE_AUDIO 1 = オーディオデータを0に強制します 0 = 通常動作

D4 = FORCE_VIDEO 1 = ビデオデータをDFORCEの値に強制します 0 = 通常動作




表26. HDCPレジスタ表(MAX9281のみ、表1を参照) (続き)




0x95 1 ACTRL Read/write

D3 = RESET_HDCP 1 = HDCP回路をリセットします。完了時に自動的に0が設定されます。 0 = 通常動作

0x00

D2 = START_AUTHENTICATION 1 = 認証を開始します。認証開始後に自動的に0が設定されます。 0 = 通常動作

D1 = VSYNC_DET 1 = VSYNCの内部立下りエッジが検出されました 0 = 立下りエッジは検出されていません

D0 = ENCRYPTION_ENABLE 1 = 暗号化をイネーブルします 0 = 暗号化をディセーブルします

0x96 1 ASTATUS Read only

D[7:4] = 予備

0x00(Read only)

D3 = V_MATCHED 1 = VとV’が一致しました(EN_INT_COMP = 1の場合) 0 = VとV’が一致しないか、EN_INT_COMP = 0です

D2 = PJ_MATCHED 1 = PJとPJ’が一致しました(EN_INT_COMP = 1の場合) 0 = PJとPJ’が一致しないか、EN_INT_COMP = 0です

D1 = R0_RI_MATCHED 1 = RIとRI’が一致しました(EN_INT_COMP = 1の場合) 0 = RIとRI’が一致しないか、EN_INT_COMP = 0です

D0 = BKSV_INVALID 1 = BKSVは無効です 0 = BKSVは有効です

0x97 1 BCAPS Read/write

D[7:1] = 予備

0x00D0 = REPEATER 1 = デバイスがリピータの場合は1に設定します 0 = デバイスがリピータではない場合は0に設定します

0x98 to 0x9C 5 ASEED Read/write 内部乱数ジェネレータのオプションのシード値 0x0000000000

0x9D to 0x9F 3 DFORCE Read/write

FORCE_VIDEO = 1のときに送信される強制ビデオデータ R[7:0] = DFORCE[7:0] G[7:0] = DFORCE[15:8] B[7:0] = DFORCE[23:16]

0x000000

0xA0 to 0xA3 4V.H0,V’.H0

Read/writeSHA-1ハッシュ値のH0パート EN_INT_COMP = 0の場合はトランスミッタのV (読取り専用) EN_INT_COMP = 1の場合はレシーバのV’ (読取り/書込み)

0x00000000




表26. HDCPレジスタ表(MAX9281のみ、表1を参照) (続き)




0xA4 to 0xA7 4V.H1,V’.H1


0x00000000

0xA8 to 0xAB 4V.H2,V’.H2


0x00000000

0xAC to 0xAF 4V.H3,V’.H3


0x00000000

0xB0 to 0xB3 4V.H4,V’.H4


0x00000000

0xB4 to 0xB5 2 BINFO Read/write

D[15:12] = 予備

0x0000

D11 = MAX_CASCADE_EXCEEDED 1 = 7つより多いデバイスがカスケード接続されている場合は1に設定します 0 = 7つ以下のデバイスがカスケード接続されている場合は0に設定します

D[10:8] = DEPTH デバイスのカスケード接続の深さ

D7 = MAX_DEVS_EXCEEDED 1 = 14より多いデバイスが接続されている場合は1に設定します。 0 = 14以下のデバイスが接続されている場合は0に設定します。

D[6:0] = DEVICE_COUNT 接続されているデバイス数

0xB6 1 GPMEM Read/write 汎用メモリバイト 0x00

0xB7 to 0xB9 3 — Read only 予備 0x000000

0xBA to 0xFF 70 KSV_LIST Read/writeダウンストリームのリピータおよびレシーバのKSVのリスト (最大14デバイス) All Zero




標準アプリケーション回路

+は鉛(Pb)フリー/RoHS準拠パッケージを表します。/Vは車載認定製品を表します。*開発中の製品。出荷時期に関してはお問い合わせください。**EP = エクスポーズドパッド***HDCP製品はDigital Content Protection, LLCへの登録が必要です。

PCLKRGBHV

GPU

ECU

UART TXRX

AUDIOWS

SCKSD

RXCLKIN±RXIN±CDS /CNTL3CX/TP

LMN0LMN1

OUT-

CONF3

CONF2

CONF0

CONF1

OUT+RX/SDATX/SCL

WS

GPO/HIMMS/CNTL0

SDSCK

SCLSDA

PCLKOUTDOUT(26:0)

I2CSEL

GPIRX/SDA

TX/SCL

LOCK

IN+

INTOUT/ADD2CNTL3/ADD1CNTL0/ADD0

IN-

CX / TP

WS

SD/HIMDOUT28/CNTL2

SCK

5kΩ5kΩ

45kΩ45kΩ

50kΩ50kΩ

WS

SDSCK

MCLK

PCLKRGBHV

TO PERIPHERALS

DISPLAY

MAX9850

MAX9276MAX9280

MAX9277MAX9281

NOTE: NOT ALL PULLUP/PULLDOWN RESISTORS ARE SHOWN. SEE PIN DESCRIPTION FOR DETAILS.

VIDEO-DISPLAY APPLICATION

LFLTINTMS

LFLT

PART TEMP RANGE PIN-PACKAGE HDCPMAX9277GTM+ -40°C to +105°C 48 TQFN-EP** NOMAX9277GTM/V+* -40°C to +105°C 48 TQFN-EP** NOMAX9281GTM+ -40°C to +105°C 48 TQFN-EP** YES***MAX9281GTM/V+* -40°C to +105°C 48 TQFN-EP** YES***

パッケージタイプ

パッケージコード

外形図 No.

ランドパターンNo.

48 TQFN-EP T4877+6 21-0144 90-0132



型番

チップ情報PROCESS: CMOS

パッケージ最新のパッケージ図面情報およびランドパターン(フットプリント)はjapan.maximintegrated.com/packagesを参照してください。なお、パッケージコードに含まれる｢+｣、｢#｣、または｢-｣はRoHS対応状況を表したものでしかありません。パッケージ図面はパッケージそのものに関するものでRoHS対応状況とは関係がなく、図面によってパッケージコードが異なることがある点を注意してください。

http://pdfserv.maximintegrated.com/package_dwgs/21-0144.PDF

http://pdfserv.maxim-ic.com/land_patterns/90-0132.PDF


http://japan.maximintegrated.com/packages

版数改訂日説明改訂ページ0 8/13 初版 —

1 11/13 誤りを修正、機能を明確化18, 20, 22, 31, 33, 37, 38, 49,

50, 60, 74

マキシム･ジャパン株式会社　　141-0032　東京都品川区大崎1-6-4 大崎ニューシティ 4号館 20F　　TEL: 03-6893-6600

Maxim Integratedは完全にMaxim Integrated製品に組込まれた回路以外の回路の使用について一切責任を負いかねます。回路特許ライセンスは明言されていません。Maxim Integratedは随時予告なく回路及び仕様を変更する権利を留保します。｢Electrical Characteristics (電気的特性)｣の表に示すパラメータ値 (min、maxの各制限値)は、このデータシートの他の場所で引用している値より優先されます。

Maxim Integrated 160 Rio Robles, San Jose, CA 95134 USA 1-408-601-1000 75© 2013 Maxim Integrated Products, Inc. Maxim IntegratedおよびMaxim IntegratedのロゴはMaxin Integrated Products, Inc.の商標です。


改訂履歴

evaluation kit available max9277/max9281 3.12g ......シリアル出力は、iso 10605およびiec...

Documents