1

Elettronica dei SistemiDigitali L-A

Università di Bologna, sede di Cesena

A.a. 2004-2005

Progettazione di Circuiti Digitali

2

Elettronica dei Sistemi Digitali

Implementation Choices

Custom

Standard CellsCompiled Cells Macro Cells

Cell-based

Pre-diffused(Gate Arrays)

Pre-wired(FPGA's)

Array-based

Semicustom

Digital Circuit Implementation Approaches

Adapted from: J.Rabaey et al., “Digital Integrated Circuits”, Copyright 2003 Prentice Hall/Pearson.

3

Elettronica dei Sistemi Digitali

Flusso di progettazione di circuiti digitali

definizione specifiche funzionali

Sviluppo e progettazione (es. descr. HDL)

Verifica e simulazione funzionale

Sintesi logica (vincoli area, potenza, frequenza)

Floorplanning + Place and Route (simulazione e verifica di area,potenza, frequenza)

Signal Integrity (cross-talk, IR drops, etc.)

4

Elettronica dei Sistemi Digitali

Flusso di progetto circuiti digitali (anni 80/90)

1) Definizione Algoritmica : y=-x;

2) Schematic Entry

3) Custom Layout (place & route)

4) Parasitic extraction & Backannotation

5

Elettronica dei Sistemi Digitali

Flusso di Sviluppo di circuiti digitali : FRONT END

1) Definizione Algoritmica (linguaggio C): q=a * b + c;

2) Descrizione VHDL del circuito: q <= a and b or c;

3) Simulazione Funzionale

4) Sintesi Logica

5) Simulazione Post-Sintesi

6

Elettronica dei Sistemi Digitali

Flusso di Sviluppo di circuiti digitali: BACK END

6) Floorplanning

7) Place & Route

8) Parasitic extraction & backannotation

7

Elettronica dei Sistemi Digitali

Approccio “Custom”

Intel 4004Courtesy Intel

Adapted from: J.Rabaey et al., “Digital Integrated Circuits”, Copyright 2003 Prentice Hall/Pearson.

8

Elettronica dei Sistemi Digitali

Transition to Automation and Regular Structures

Intel 4004 (‘71)Intel 4004 (‘71)Intel 8080Intel 8080 Intel 8085Intel 8085

Intel 80286Intel 80286 Intel 80486Intel 80486

Courtesy Intel

Adapted from: J.Rabaey et al., “Digital Integrated Circuits”, Copyright 2003 Prentice Hall/Pearson.

9

Elettronica dei Sistemi Digitali

Il Design Productivity Gap

Lo sviluppo della tecnologia offre una quantita’ di risorse di

Calcolo che supera la capacita’ del progettista di utilizzarle.

10

Elettronica dei Sistemi Digitali

Tecnologia Standard Cells

Per velocizzare il tempo di progetto (time-to-market) di un prodotto

vengono realizzano librerie formate da celle logiche elementari

11

Elettronica dei Sistemi Digitali

Libreria Standard cells

EsempioEsempio: : LibreriaLibreria AMS 0.35 AMS 0.35 µµmm (Austria Micro Systems)(Austria Micro Systems)

8 FF JK 32 FF D 10 LatchesCelle Sequenziali

5 Inverters 14 Buffers 8 3state buffers 21 and 21 or 12 xor 21 nand 21 nor 6 mux 28 Blocchi misti

Celle Combinatorie

10 Inout 12 Inputs 10 Outputs 6 Power

IO Pads

270 270 CelleCelle ElementariElementari::

12

Elettronica dei Sistemi Digitali

Libreria Standard Cells: Cella AND2

cell(AN2) { area : 0.64cell_footprint : "AND2"

pin (A B) { direction : inputfanout_load : 5;

capacitance : 0.05 }pin(Q) { direction : output

max_fanout : 95;max_capacitance : 0.9494function : "(A*B)“ }

timing() { intrinsic_rise : 0.22intrinsic_fall : 0.12rise_resistance : 3.16fall_resistance : 2.00slope_rise : 0.00slope_fall : 0.00

related_pin : "A B"}}

13

Elettronica dei Sistemi Digitali

Standard Cell - Example

3-input NAND cell(from ST Microelectronics):C = Load capacitanceT = input rise/fall time

Adapted from: J.Rabaey et al., “Digital Integrated Circuits”, Copyright 2003 Prentice Hall/Pearson.

14

Elettronica dei Sistemi Digitali

Cell-based Design (or standard cells)

Routing channel requirements arereduced by presenceof more interconnectlayers

$GREH�6\ VWHP V

Adapted from: J.Rabaey et al., “Digital Integrated Circuits”, Copyright 2003 Prentice Hall/Pearson.

15

Elettronica dei Sistemi Digitali

Standard Cell — Example

[Brodersen92]

Adapted from: J.Rabaey et al., “Digital Integrated Circuits”, Copyright 2003 Prentice Hall/Pearson.

16

Elettronica dei Sistemi Digitali

Standard Cell – The New Generation

Cell-structurehidden underinterconnect layers

Adapted from: J.Rabaey et al., “Digital Integrated Circuits”, Copyright 2003 Prentice Hall/Pearson.

17

Elettronica dei Sistemi Digitali

MacroModules

256×32 (or 8192 bit) SRAMGenerated by hard-macro module generator

Adapted from: J.Rabaey et al., “Digital Integrated Circuits”, Copyright 2003 Prentice Hall/Pearson.

18

Elettronica dei Sistemi Digitali

“Intellectual Property”

A Protocol Processor for WirelessAdapted from: J.Rabaey et al., “Digital Integrated Circuits”, Copyright 2003 Prentice Hall/Pearson.