Electrónica DigitalAula: Dispositivos lógicos programables

2016-B

Contenido

● SPLDs.● CPLDs.● Macrocélulas.● Recursos.

SPLDs (Dispositivos Lógicos Programables Simples)

● PAL: Programable Logic Array.● GAL: Generic Logic Array.

Estructura AND/OR de una PAL

● PAL: Programable Logic Array.

PAL

● Implementación de una suma de productos en una PAL.

GAL

● El GAL es un PAL reprogramable.

Representación simplificada

Ejemplo de implementación

Diagrama general de PAL/GAL

Aspectos importantes

● SPLD contiene de 20 a 28 pins.● Frecuencia de operación.● Delay.● Alimentación (común) 16V8 y 20V10.

CPLDs (Dispositivos Lógicos Programables Complejos)

● Un dispositivo que contiene varios SPLDs.

● PIA (Programmable Interconect Arrays) conecta la salida de un SPLD a otro SPLD.

● La mayoría de CPLDs son reprogramables.

● Alimentación típica de 2.5 a 5.0 V.

● Fabricantes: Altera, Xilinx, Atmel, Lattice.

● CI de 44 a 208 pins.

Arquitectura de CPLDs

Macrocélula

● Una macrocélula contiene una AND reprogramable con 5 puertas AND, una puerta OR, una matriz para selección de términos del producto, y una lógica asociada para entrada o salida lógica o salida de registro.

Expandir la suma de productos

● Se puede expandir la suma de productos usando otra LAB.

Ilustración de la expansión

Fabricantes

Parámetros

Recursos para programación de SPLDs y CPLDs