chapitre iii circuits séquentiels
TRANSCRIPT
![Page 1: Chapitre iii circuits séquentiels](https://reader034.vdocuments.us/reader034/viewer/2022052200/555ef9b8d8b42a487d8b5254/html5/thumbnails/1.jpg)
CHAPITRE III:
CIRCUITS SÉQUENTIELS
Université Saad Dahleb de Blida
Faculté des Sciences
Département d’Informatique
Licence Génie des Systèmes Informatique (GSI)
Semestre 3 (2ème année)
CONCEPTION DE MACHINES DIGITALES
AROUSSI
2013 - 2014
Disponible sur https://sites.google.com/a/esi.dz/s-aroussi/
![Page 2: Chapitre iii circuits séquentiels](https://reader034.vdocuments.us/reader034/viewer/2022052200/555ef9b8d8b42a487d8b5254/html5/thumbnails/2.jpg)
2
PLAN DU CHAPITRE
Introduction
Bascules
Registres
Compteurs
![Page 3: Chapitre iii circuits séquentiels](https://reader034.vdocuments.us/reader034/viewer/2022052200/555ef9b8d8b42a487d8b5254/html5/thumbnails/3.jpg)
3
Circuits Combinatoires Circuits Séquentiels
INTRODUCTION
Les fonctions de sortie s’expriment
selon des expressions logiques des
seules variables d’entrée.
Les fonctions de sortie dépendent
non seulement de l’état des
variables d’entrée mais également
de l’état antérieur (passé) de
certaines variables de sortie
(propriétés de mémorisation).
Circuit
Combinatoire
Circuit
Séquentiel
Circuit
Séquentiel
![Page 4: Chapitre iii circuits séquentiels](https://reader034.vdocuments.us/reader034/viewer/2022052200/555ef9b8d8b42a487d8b5254/html5/thumbnails/4.jpg)
4
Une horloge, noté par H ou ck (clock), est une variable
logique qui passe successivement de 0 à 1 et de 1 à 0
d’une façon périodique.
Fréquence = 1/T = nombre de changement par seconde en hertz (Hz)
Front Descendant Front Descendant Niveau Bas « 0 » Niveau Bas « 0 »
Niveau Haut « 1 » Niveau Haut « 1 » Front Montant Front Montant Période T
Horloge Période
1 Hz 1 seconde
1 Méga Hz 1 milliseconde
1 Giga Hz 1 nanoseconde
INTRODUCTION
NOTION D’HORLOGE
![Page 5: Chapitre iii circuits séquentiels](https://reader034.vdocuments.us/reader034/viewer/2022052200/555ef9b8d8b42a487d8b5254/html5/thumbnails/5.jpg)
5
Circuits Asynchrones Circuits Synchrones
INTRODUCTION
Les variables du système
évoluent librement au
cours du temps.
L’évolution des variables
dépend d’une impulsion
d’horloge comme un des
signaux d’entrée.
Circuit
Synchrone
Circuit
Synchrone
Circuit
Asynchrone
H H
![Page 6: Chapitre iii circuits séquentiels](https://reader034.vdocuments.us/reader034/viewer/2022052200/555ef9b8d8b42a487d8b5254/html5/thumbnails/6.jpg)
6
PARTIE 1:
BASCULES
![Page 7: Chapitre iii circuits séquentiels](https://reader034.vdocuments.us/reader034/viewer/2022052200/555ef9b8d8b42a487d8b5254/html5/thumbnails/7.jpg)
7
Une bascule (flip flop):
est un circuit séquentiel élémentaire permettant de
mémoriser une information binaire (bit).
peut être synchrone ou asynchrone.
possède deux sorties complémentaires Q et Q.
BASCULES
Bascule
Q
Q
Q- = Q (t)
Q+ = Q (t+1) = F (Ei, Q-)
E0
....
En
![Page 8: Chapitre iii circuits séquentiels](https://reader034.vdocuments.us/reader034/viewer/2022052200/555ef9b8d8b42a487d8b5254/html5/thumbnails/8.jpg)
8
BASCULE RS
Bascule RS
Q
Q
R (Reset)
S (Set)
R S Q+
0 0 Q- État mémoire
0 1 1 Mise (Set) à 1
1 0 0 Remise (Reset) à 0
1 1 X État interdit
![Page 9: Chapitre iii circuits séquentiels](https://reader034.vdocuments.us/reader034/viewer/2022052200/555ef9b8d8b42a487d8b5254/html5/thumbnails/9.jpg)
9
BASCULE RS
CHRONOGRAMME
R R
S S
Q Q
Mémoire
![Page 10: Chapitre iii circuits séquentiels](https://reader034.vdocuments.us/reader034/viewer/2022052200/555ef9b8d8b42a487d8b5254/html5/thumbnails/10.jpg)
10
BASCULE RS
STRUCTURE INTERNE
Bascule RS
Q
Q
R (Reset)
S (Set)
R S Q+
0 0 Q- État mémoire
0 1 1 Mise (Set) à 1
1 0 0 Remise (Reset) à 0
1 1 X État interdit
R S Q- Q+
0 0 0 0
0 0 1 1
0 1 0 1
0 1 1 1
1 0 0 0
1 0 1 0
1 1 0 X
1 1 1 X
![Page 11: Chapitre iii circuits séquentiels](https://reader034.vdocuments.us/reader034/viewer/2022052200/555ef9b8d8b42a487d8b5254/html5/thumbnails/11.jpg)
11
BASCULE RS
STRUCTURE INTERNE
R S Q- Q- Q+ Q+
0 0 0 1 0 1
0 0 1 0 1 0
0 1 0 1 1 0
0 1 1 0 1 0
1 0 0 1 0 1
1 0 1 0 0 1
1 1 0 1 X X
1 1 1 0 X X
RS
Q-
00 01 11 10
0 0 1 X 0
1 1 1 X 0
RS
Q-
00 01 11 10
0 0 0 X 1
1 1 0 X 1
Q+ = S + R Q- Q+ = S + R Q-
Q+ = R + S Q- Q+ = R + S Q-
![Page 12: Chapitre iii circuits séquentiels](https://reader034.vdocuments.us/reader034/viewer/2022052200/555ef9b8d8b42a487d8b5254/html5/thumbnails/12.jpg)
12
BASCULE RS
STRUCTURE INTERNE
Exercice 1: Réaliser la bascule RS en utilisant seulement
des portes NAND.
S
R
Q
Q
![Page 13: Chapitre iii circuits séquentiels](https://reader034.vdocuments.us/reader034/viewer/2022052200/555ef9b8d8b42a487d8b5254/html5/thumbnails/13.jpg)
13
BASCULE RSH
Bascule RSH
Q
Q
R
S
H R S Q+
0 X X Q- Mémorisation
1 0 0 Q-
Bascule RS 1 0 1 1
1 1 0 0
1 1 1 X
H
La bascule RSH est une bascule RS synchronisée par un
signal d’horloge H.
![Page 14: Chapitre iii circuits séquentiels](https://reader034.vdocuments.us/reader034/viewer/2022052200/555ef9b8d8b42a487d8b5254/html5/thumbnails/14.jpg)
14
BASCULE RSH
CHRONOGRAMME
R R
S S
Q Q
H H
![Page 15: Chapitre iii circuits séquentiels](https://reader034.vdocuments.us/reader034/viewer/2022052200/555ef9b8d8b42a487d8b5254/html5/thumbnails/15.jpg)
15
BASCULE RSH
Bascule RSH
Q
Q
R
S
H
Exercice 2: Donner le circuit de cette bascule en utilisant
la bascule RS.
R
H
S
R
S
Q
Q
![Page 16: Chapitre iii circuits séquentiels](https://reader034.vdocuments.us/reader034/viewer/2022052200/555ef9b8d8b42a487d8b5254/html5/thumbnails/16.jpg)
16
BASCULE D LATCH
Bascule D
Latch
Q
Q
D
H
C’est une bascule synchrone sur niveau Haut ou niveau
Bas.
Sur niveau Haut « 1 » Sur niveau Haut « 1 »
Bascule D
Latch
Q
Q
D
H
Sur niveau Bas « 0 » Sur niveau Bas « 0 »
H/H D Q+
0 0 Q-
0 1 Q-
1 0 0
1 1 1
Si H = 1 alors Q+ = D Si H = 1 alors Q+ = D Si H = 0 alors Q+ = D Si H = 0 alors Q+ = D
H/H Q+
0 Q-
1 D
![Page 17: Chapitre iii circuits séquentiels](https://reader034.vdocuments.us/reader034/viewer/2022052200/555ef9b8d8b42a487d8b5254/html5/thumbnails/17.jpg)
17
BASCULE D LATCH
CHRONOGRAMME (NIVEAU HAUT)
H H
D D
Q Q
Q Q
![Page 18: Chapitre iii circuits séquentiels](https://reader034.vdocuments.us/reader034/viewer/2022052200/555ef9b8d8b42a487d8b5254/html5/thumbnails/18.jpg)
18
BASCULE D LATCH
Exercice 3: Transformer une bascule RSH pour qu’elle
agisse comme une bascule D Latch (niveau haut).
H D Q+
0 0 Q-
0 1 Q-
1 0 0
1 1 1
H R S Q+
0 X X Q-
1 0 0 Q-
1 0 1 1
1 1 0 0
1 1 1 X
HD = HRSH, R = D ; S = D
![Page 19: Chapitre iii circuits séquentiels](https://reader034.vdocuments.us/reader034/viewer/2022052200/555ef9b8d8b42a487d8b5254/html5/thumbnails/19.jpg)
19
BASCULE D
C’est une bascule synchronisée sur front montant ou
descendant
Bascule D
Q
Q
D
H
Sur front montant Sur front montant
Bascule D
Q
Q
D
H
Sur front descendant Sur front descendant
H D Q+
0/1/ 0 Q-
0/1/ 1 Q-
0 0
1 1
H Q+
0/1/ Q-
D
![Page 20: Chapitre iii circuits séquentiels](https://reader034.vdocuments.us/reader034/viewer/2022052200/555ef9b8d8b42a487d8b5254/html5/thumbnails/20.jpg)
20
BASCULE D
CHRONOGRAMME (FRONT MONTANT)
H H
D D
Q Q
Q Q
![Page 21: Chapitre iii circuits séquentiels](https://reader034.vdocuments.us/reader034/viewer/2022052200/555ef9b8d8b42a487d8b5254/html5/thumbnails/21.jpg)
21
BASCULE T
T H Q+
0 X Q-
1 0/1, Q-
1 Q-
La bascule T (Toggle) bascule à chaque impulsion
d’horloge (front montant ou descendant) lorsque son
entrée T est active.
Bascule T
Q
Q
T
H
Sur front montant Sur front montant
Bascule T
Q
Q
T
H
Sur front descendant Sur front descendant
![Page 22: Chapitre iii circuits séquentiels](https://reader034.vdocuments.us/reader034/viewer/2022052200/555ef9b8d8b42a487d8b5254/html5/thumbnails/22.jpg)
22
BASCULE T
CHRONOGRAMME (FRONT MONTANT)
H H
T T
Q Q
Q Q
![Page 23: Chapitre iii circuits séquentiels](https://reader034.vdocuments.us/reader034/viewer/2022052200/555ef9b8d8b42a487d8b5254/html5/thumbnails/23.jpg)
23
BASCULE T
Exercice 4: Transformer une bascule D pour qu’elle
agisse comme une bascule T (front montant).
Bascule D
Q
Q
D
H
T H Q+
0 X Q-
1 0/1, Q-
1 Q-
H Q+
0/1/ Q-
D
![Page 24: Chapitre iii circuits séquentiels](https://reader034.vdocuments.us/reader034/viewer/2022052200/555ef9b8d8b42a487d8b5254/html5/thumbnails/24.jpg)
24
BASCULE JK
ASYNCHRONE C’est une bascule variante de RS où on prend en compte le
cas ou R=S=1
Bascule JK
Asynchrone
Q
Q
J
K
J K Q+
0 0 Q- État mémoire
0 1 0 Remise à 0
1 0 1 Remise à 1
1 1 Q- Basculement
![Page 25: Chapitre iii circuits séquentiels](https://reader034.vdocuments.us/reader034/viewer/2022052200/555ef9b8d8b42a487d8b5254/html5/thumbnails/25.jpg)
25
BASCULE JK
Exercice 5: Réaliser une bascule JK asynchrone en
utilisant une bascule RS.
R S Q- Q+
0 0 0 0
0 0 1 1
0 1 0 1
0 1 1 1
1 0 0 0
1 0 1 0
1 1 0 X
1 1 1 X
J K Q- Q+
0 0 0 0
0 0 1 1
0 1 0 1
0 1 1 1
1 0 0 0
1 0 1 0
1 1 0 1
1 1 1 0
![Page 26: Chapitre iii circuits séquentiels](https://reader034.vdocuments.us/reader034/viewer/2022052200/555ef9b8d8b42a487d8b5254/html5/thumbnails/26.jpg)
26
BASCULE JK
Exercice 5: Réaliser une bascule JK asynchrone en
utilisant une bascule RS.
J
K
R
S
Q
Q
![Page 27: Chapitre iii circuits séquentiels](https://reader034.vdocuments.us/reader034/viewer/2022052200/555ef9b8d8b42a487d8b5254/html5/thumbnails/27.jpg)
27
BASCULE JK
SYNCHRONE C’est une bascule avec deux entrées J et K et une horloge
(front montant ou descendant)
Bascule JK
Synchrone
Q
Q
J
H
Sur front montant Sur front montant
Bascule JK
Synchrone
Q
Q
J
H
Sur front descendant Sur front descendant H J K Q+
0/1, X X Q-
0 0 Q-
0 1 0
1 0 1
1 1 Q-
K K
![Page 28: Chapitre iii circuits séquentiels](https://reader034.vdocuments.us/reader034/viewer/2022052200/555ef9b8d8b42a487d8b5254/html5/thumbnails/28.jpg)
28
BASCULE JK
CHRONOGRAMME (FRONT DESCENDANT)
H H
J J
Q Q
Q Q
K K
0
0
1
0
0
0
1
1
0
1
1
1
0
0
![Page 29: Chapitre iii circuits séquentiels](https://reader034.vdocuments.us/reader034/viewer/2022052200/555ef9b8d8b42a487d8b5254/html5/thumbnails/29.jpg)
29
BASCULE JK
Exercice 6: Transformer une bascule JK synchrone en
une bascule D.
H J K Q+
0/1 X X Q-
0 0 Q-
0 1 0
1 0 1
1 1 Q-
H D Q+
0/1 0 Q-
0/1 1 Q-
0 0
1 1
HJK = HD, J = D ; K = D
![Page 30: Chapitre iii circuits séquentiels](https://reader034.vdocuments.us/reader034/viewer/2022052200/555ef9b8d8b42a487d8b5254/html5/thumbnails/30.jpg)
30
BASCULE JK
Exercice 7: Transformer une bascule JK pour qu’elle
agisse comme une bascule T (front descendant).
H J K Q+
0/1, X X Q-
0 0 Q-
0 1 0
1 0 1
1 1 Q-
T H Q+
0 X Q-
1 0/1, Q-
1 Q-
HT = HJK, J = K = T
![Page 31: Chapitre iii circuits séquentiels](https://reader034.vdocuments.us/reader034/viewer/2022052200/555ef9b8d8b42a487d8b5254/html5/thumbnails/31.jpg)
31
INITIALISATION DES BASCULES
Les bascules RSH, D, T, et JK ont un fonctionnement
synchrone par rapport à un signal d’horloge (H).
Pour le fonctionnement d’un système, il est souvent
nécessaire que ces bascules soient initialisées, c’est à
dire que leur sortie Q soit à 1 ou à 0 et ce
indépendamment du signal d’horloge.
C’est le rôle de ces deux entrées supplémentaires :
Preset : mise à 1 de la sortie Q
„Clear : mise à 0 de la sortie Q.
![Page 32: Chapitre iii circuits séquentiels](https://reader034.vdocuments.us/reader034/viewer/2022052200/555ef9b8d8b42a487d8b5254/html5/thumbnails/32.jpg)
32
INITIALISATION DES BASCULES
Clear (Cl) et Preset (Pr) sont deux entrées asynchrones
qui :
fonctionnent avec la logique négative
sont plus prioritaire que l’horloge
Clear Preset H Q
0 0 X État interdit
0 1 X 1
1 0 X 0
1 1 Bascule
![Page 33: Chapitre iii circuits séquentiels](https://reader034.vdocuments.us/reader034/viewer/2022052200/555ef9b8d8b42a487d8b5254/html5/thumbnails/33.jpg)
33
Bascule JK
Q
Q
J
H
Sur front descendant Sur front descendant
K
Pr
Cl
Exercice 8: Donner la table de vérité de la bascule JK
avec les entrées Clear et Preset.
INITIALISATION DES BASCULES
BASCULE JK
![Page 34: Chapitre iii circuits séquentiels](https://reader034.vdocuments.us/reader034/viewer/2022052200/555ef9b8d8b42a487d8b5254/html5/thumbnails/34.jpg)
34
Cl Pr H J K Q+
0 0 X X X X État interdit
0 1 X X X 1 Remise à 1
1 0 X X X 0 Remise à 0
1 1 0/1 X X Q- État mémoire
1 1 0 0 Q-
1 1 0 1 0 Remise à 0
1 1 1 0 1 Remise à 1
1 1 1 1 Q- Basculement
![Page 35: Chapitre iii circuits séquentiels](https://reader034.vdocuments.us/reader034/viewer/2022052200/555ef9b8d8b42a487d8b5254/html5/thumbnails/35.jpg)
35
PARTIE 2:
REGISTRES
![Page 36: Chapitre iii circuits séquentiels](https://reader034.vdocuments.us/reader034/viewer/2022052200/555ef9b8d8b42a487d8b5254/html5/thumbnails/36.jpg)
36
On appelle registre un ensemble de bascules avec une
même commande d'horloge.
Les registres permettent de réaliser certaines opérations:
la mémorisation, le décalage et le transfert d’une
suite de bits.
REGISTRES
DÉFINITION
![Page 37: Chapitre iii circuits séquentiels](https://reader034.vdocuments.us/reader034/viewer/2022052200/555ef9b8d8b42a487d8b5254/html5/thumbnails/37.jpg)
37
Il existe plusieurs types de registres :
Registre à Entrées Parallèles et Sorties Parallèles
(EP-SP).
Registre à Entrée Série et Sortie Série (ES-SS).
Registre à Entrée Série et Sortie Parallèle (ES-SP).
Registre à Entrée Parallèle et Sortie Série (EP-SS).
REGISTRES
TYPE
![Page 38: Chapitre iii circuits séquentiels](https://reader034.vdocuments.us/reader034/viewer/2022052200/555ef9b8d8b42a487d8b5254/html5/thumbnails/38.jpg)
38
Les registres EP-SP sont des registres de mémorisation:
Si H = : Lecture des bits d’entrée.
Sinon: État mémoire.
REGISTRES À ENTRÉES PARALLÈLES ET SORTIES PARALLÈLES
(EP-SP)
Registre EP-SP
................
................
En E1 E0
Sn S1 S0
H
![Page 39: Chapitre iii circuits séquentiels](https://reader034.vdocuments.us/reader034/viewer/2022052200/555ef9b8d8b42a487d8b5254/html5/thumbnails/39.jpg)
39
Quelle est la bascule approprié pour construire les
registres EP-SP?
Bascule D car c’est une bascule synchronisé (sur
front montant) permettant la lecture et la
mémorisation d’un bit.
REGISTRES À ENTRÉES PARALLÈLES ET SORTIES PARALLÈLES
(EP-SP)
![Page 40: Chapitre iii circuits séquentiels](https://reader034.vdocuments.us/reader034/viewer/2022052200/555ef9b8d8b42a487d8b5254/html5/thumbnails/40.jpg)
40
REGISTRES À ENTRÉES PARALLÈLES ET SORTIES PARALLÈLES
(EP-SP)
Exemple: Un registre EP-SP (à 4 bits) en utilisant des
bascule D.
![Page 41: Chapitre iii circuits séquentiels](https://reader034.vdocuments.us/reader034/viewer/2022052200/555ef9b8d8b42a487d8b5254/html5/thumbnails/41.jpg)
41
Exercice 9: Registre Élémentaire
L’entrée W ordonne l’écriture des entrées dans le registre,
l’entrée R ordonne la lecture des valeurs mémorisées (Si R = 0
alors les sorties sont à 0). Réaliser un tel registre.
REGISTRES À ENTRÉES PARALLÈLES ET SORTIES PARALLÈLES
(EP-SP)
Registre
élémentaire
W
R
E3 E2 E1 E0
S3 S2 S1 S0
![Page 42: Chapitre iii circuits séquentiels](https://reader034.vdocuments.us/reader034/viewer/2022052200/555ef9b8d8b42a487d8b5254/html5/thumbnails/42.jpg)
42
Exercice 9: Registre Élémentaire
REGISTRES À ENTRÉES PARALLÈLES ET SORTIES PARALLÈLES
(EP-SP)
![Page 43: Chapitre iii circuits séquentiels](https://reader034.vdocuments.us/reader034/viewer/2022052200/555ef9b8d8b42a487d8b5254/html5/thumbnails/43.jpg)
43
Les registres ES-SS sont des registres à décalage (gauche,
droite ou circulaire)
REGISTRES À ENTRÉE SÉRIE ET SORTIE SÉRIE
(ES-SS)
Registre ES-SS H
E
S
![Page 44: Chapitre iii circuits séquentiels](https://reader034.vdocuments.us/reader034/viewer/2022052200/555ef9b8d8b42a487d8b5254/html5/thumbnails/44.jpg)
44
REGISTRES À ENTRÉE SÉRIE ET SORTIE SÉRIE
(ES-SS)
![Page 45: Chapitre iii circuits séquentiels](https://reader034.vdocuments.us/reader034/viewer/2022052200/555ef9b8d8b42a487d8b5254/html5/thumbnails/45.jpg)
45
REGISTRES À ENTRÉE SÉRIE ET SORTIE SÉRIE
(ES-SS)
![Page 46: Chapitre iii circuits séquentiels](https://reader034.vdocuments.us/reader034/viewer/2022052200/555ef9b8d8b42a487d8b5254/html5/thumbnails/46.jpg)
46
Les registres ES-SP sont des registres de décalage :
à gauche: la séquence de sortie est Qn-1 .... Q1 Q0 E
à droite: la séquence de sortie est E Qn .... Q2 Q1
REGISTRES À ENTRÉE SÉRIE ET SORTIES PARALLÈLES
(ES-SP)
Registre ES-SP H
Sn S1 S0 ................
E
![Page 47: Chapitre iii circuits séquentiels](https://reader034.vdocuments.us/reader034/viewer/2022052200/555ef9b8d8b42a487d8b5254/html5/thumbnails/47.jpg)
47
REGISTRES À ENTRÉE SÉRIE ET SORTIES PARALLÈLES
(ES-SP)
Exemple: Un registre ES-SP (à 4 bits) permettant un
décalage à droite.
![Page 48: Chapitre iii circuits séquentiels](https://reader034.vdocuments.us/reader034/viewer/2022052200/555ef9b8d8b42a487d8b5254/html5/thumbnails/48.jpg)
48
REGISTRES À ENTRÉES PARALLÈLES ET SORTIE SÉRIE
(EP-SS)
Registre EP-SS H
S
En E1 E0 ................
X ES
X Fonctionnement Sortie
0 Décalage avec l’entrée série (ES) E0 ou En selon
le type de
décalage
1 Chargement avec les entrées parallèle (E0, ...,
En)
![Page 49: Chapitre iii circuits séquentiels](https://reader034.vdocuments.us/reader034/viewer/2022052200/555ef9b8d8b42a487d8b5254/html5/thumbnails/49.jpg)
49
REGISTRES À ENTRÉES PARALLÈLES ET SORTIE SÉRIE
(EP-SS)
Exemple: Un registre EP-SS avec un décalage à droite.
![Page 50: Chapitre iii circuits séquentiels](https://reader034.vdocuments.us/reader034/viewer/2022052200/555ef9b8d8b42a487d8b5254/html5/thumbnails/50.jpg)
50
REGISTRES À ENTRÉE SÉRIE ET SORTIE SÉRIE
(ES-SS)
Exercice 10: Registre Universel
Le registre universel est une association de bascules permettant
quatre modes de fonctionnement commandés par deux variables C1 et
C2. Réaliser un tel registres avec des bascules et des multiplexeurs.
Registre
Universel
E3 E2 E1 E0
S3 S2 S1 S0
H
ES
C2
C1
C2 C1 Fonctionnement
0 0 Mémoire
0 1 Décalage à droit
1 0 Décalage à gauche
1 1 Chargement parallèle
![Page 51: Chapitre iii circuits séquentiels](https://reader034.vdocuments.us/reader034/viewer/2022052200/555ef9b8d8b42a487d8b5254/html5/thumbnails/51.jpg)
51
REGISTRES À ENTRÉE SÉRIE ET SORTIE SÉRIE
(ES-SS)
Exercice 10: Registre Universel
Pour permettre ces quatre modes de fonctionnement, chacune des
bascule est précédée d’un multiplexeur. L’entrée D de chaque bascule
est ainsi en fonction du mode C1C0.
C1 C0 S3 S2 S1 S0
0 0 Q3 Q2 Q1 Q0 Mémoire
0 1 ES Q3 Q2 Q1 Décalage à droite
1 0 Q2 Q1 Q0 ES Décalage à gauche
1 1 E3 E2 E1 E0 Chargement parallèle
![Page 52: Chapitre iii circuits séquentiels](https://reader034.vdocuments.us/reader034/viewer/2022052200/555ef9b8d8b42a487d8b5254/html5/thumbnails/52.jpg)
52
REGISTRES À ENTRÉE SÉRIE ET SORTIE SÉRIE
(ES-SS)
Exercice 10: Registre Universel
![Page 53: Chapitre iii circuits séquentiels](https://reader034.vdocuments.us/reader034/viewer/2022052200/555ef9b8d8b42a487d8b5254/html5/thumbnails/53.jpg)
53
REGISTRES
Exercice 11: Faire l’étude du registre décrit par le
fonctionnement suivant
Registre Universel
E3 E2 E1 E0
S3 S2 S1 S0
H
ES
Dg
Dd
Raz
Chg
Commandes
asynchrones Commandes
synchrones
Entrées
parallèles
![Page 54: Chapitre iii circuits séquentiels](https://reader034.vdocuments.us/reader034/viewer/2022052200/555ef9b8d8b42a487d8b5254/html5/thumbnails/54.jpg)
54
REGISTRES
Exercice 11: Faire l’étude du registre décrit par le
fonctionnement suivant
Raz et Chg sont des commandes asynchrones
Raz Chg Dg Dd H Fonctionnement
1 X X X X Remise à 0 les sorties
0 1 X X X Chargement des entrées parallèles
0 0 1 X Décalage à gauche avec l’entrée série ES
0 0 0 1 Décalage à droite avec l’entrée série ES
0 0 0 0 X Lecture des états mémoires
![Page 55: Chapitre iii circuits séquentiels](https://reader034.vdocuments.us/reader034/viewer/2022052200/555ef9b8d8b42a487d8b5254/html5/thumbnails/55.jpg)
55
REGISTRES
Exercice 11: Faire l’étude du registre décrit par le
fonctionnement suivant
Raz et Chg sont des commandes asynchrones
Raz Chg Dg Dd H Q3 Q2 Q1 Q0
1 X X X X 0 0 0 0
0 1 X X X E3 E2 E1 E0
0 0 1 X Q2 Q1 Q0 ES
0 0 0 1 ES Q3 Q2 Q1
0 0 0 0 X Q3 Q2 Q1 Q0
![Page 56: Chapitre iii circuits séquentiels](https://reader034.vdocuments.us/reader034/viewer/2022052200/555ef9b8d8b42a487d8b5254/html5/thumbnails/56.jpg)
56
REGISTRES
Exercice 11:
Utilisation de bascule D avec les entrées d’initialisation
(Clear et Preset)
Bascule D
Q
Q
D
H
Pr
Cl
Cl Pr H Q+
0 0 X X
0 1 X 1
1 0 X 0
1 1 0/1/ Q-
1 1 D
![Page 57: Chapitre iii circuits séquentiels](https://reader034.vdocuments.us/reader034/viewer/2022052200/555ef9b8d8b42a487d8b5254/html5/thumbnails/57.jpg)
57
PARTIE 3:
COMPTEURS
![Page 58: Chapitre iii circuits séquentiels](https://reader034.vdocuments.us/reader034/viewer/2022052200/555ef9b8d8b42a487d8b5254/html5/thumbnails/58.jpg)
58
Un compteur est une association de n bascules permettant
de décrire, au rythme d’une horloge, une séquence
déterminée:
S0 S1 S2......Sm-1
Cette séquence est appelée cycle du compteur
COMPTEURS
DÉFINITION
Compteur H
Qn-1 Q1 Q0 ................
![Page 59: Chapitre iii circuits séquentiels](https://reader034.vdocuments.us/reader034/viewer/2022052200/555ef9b8d8b42a487d8b5254/html5/thumbnails/59.jpg)
59
COMPTEURS
DÉFINITION
Compteur H
Qn-1 Q1 Q0 ................
S0 S1 S2......Sm-1
Une combinaison de sortie d’un compteur (Qn-1 ....... Q1Q0)
est appelée état.
Le nombre d’états différents (Si) pour un compteur est
appelé le modulo (m) de ce compteur: m<2n
![Page 60: Chapitre iii circuits séquentiels](https://reader034.vdocuments.us/reader034/viewer/2022052200/555ef9b8d8b42a487d8b5254/html5/thumbnails/60.jpg)
60
COMPTEURS
EXEMPLES Compteur modulo 4 (cycle complet)
Nombre
d’impulsion (H)
Sorties Valeur
décimale Q1 Q0
0 0 0 0
1 0 1 1
2 1 0 2
3 1 1 3
4 0 0 0
5 0 1 1
0
1
2
3
![Page 61: Chapitre iii circuits séquentiels](https://reader034.vdocuments.us/reader034/viewer/2022052200/555ef9b8d8b42a487d8b5254/html5/thumbnails/61.jpg)
61
COMPTEURS
EXEMPLES
Compteur modulo 8
(cycle complet)
n = 3
Compteur modulo 6
(cycle incomplet)
n = 3
Compteur modulo 10
(cycle incomplet)
n = 4
Compteur modulo 4
Cycle quelconque
n = 3
![Page 62: Chapitre iii circuits séquentiels](https://reader034.vdocuments.us/reader034/viewer/2022052200/555ef9b8d8b42a487d8b5254/html5/thumbnails/62.jpg)
62
COMPTEURS
TYPE
Selon le cycle des compteurs, nous distinguons entre:
Les compteurs modulo 2n ( cycle complet):
n=2 : 0 ,1,2,3,0 modulo 4
n=3 : 0,1,2,3,4,5,6,7,0 modulo 8
n=4 : 0,1,2,3,4,5,6,7,8,9,10,11,12,13,14,15,0 modulo 16
Les compteurs modulo N ( cycle incomplet )
Pour N=5 : 0,1,2,3,4,0 n=3
Pour N= 10 : 0,1,2,3,4,5,6,7,8,9,0 n = 4
Les compteurs à cycle quelconque :
0,2,3,6,0 n = 3
0,2,5,6,7,8,10,0 n = 4
![Page 63: Chapitre iii circuits séquentiels](https://reader034.vdocuments.us/reader034/viewer/2022052200/555ef9b8d8b42a487d8b5254/html5/thumbnails/63.jpg)
63
COMPTEURS
TYPE
Compteur H
Qn-1 Q1 Q0 ................
Selon l’horloge des bascules, nous distinguons entre :
Les Compteurs Asynchrones: les bascules possèdent des
horloges différentes.
Les Compteurs Synchrones: les bascules possèdent la
même horloge.
![Page 64: Chapitre iii circuits séquentiels](https://reader034.vdocuments.us/reader034/viewer/2022052200/555ef9b8d8b42a487d8b5254/html5/thumbnails/64.jpg)
PARTIE 3.A:
COMPTEURS
ASYNCHRONES 64
![Page 65: Chapitre iii circuits séquentiels](https://reader034.vdocuments.us/reader034/viewer/2022052200/555ef9b8d8b42a487d8b5254/html5/thumbnails/65.jpg)
65
COMPTEURS ASYNCHRONES EXEMPLE: COMPTEUR MODULO 23
États présents États suivants
Q2 Q1 Q0 Q2+ Q1+ Q0+
0 0 0 0 0 1
0 0 1 0 1 0
0 1 0 0 1 1
0 1 1 1 0 0
1 0 0 1 0 1
1 0 1 1 1 0
1 1 0 1 1 1
1 1 1 0 0 0
![Page 66: Chapitre iii circuits séquentiels](https://reader034.vdocuments.us/reader034/viewer/2022052200/555ef9b8d8b42a487d8b5254/html5/thumbnails/66.jpg)
66
COMPTEURS ASYNCHRONES EXEMPLE: COMPTEUR MODULO 23
H H
Q0 Q0
Q2 Q2
Q1 Q1
0
0
1
0
0
1 1
0
1
0
1
0
1
0 0
1 1
0 0 0
1 1 1 1
0 1 2 3 4 5 6 7
![Page 67: Chapitre iii circuits séquentiels](https://reader034.vdocuments.us/reader034/viewer/2022052200/555ef9b8d8b42a487d8b5254/html5/thumbnails/67.jpg)
67
De manière générale, seule la première bascule reçoit le
signal d'horloge. Toutes les bascules qui suivent celle-ci
sont commandées par la bascule précédente.
COMPTEURS ASYNCHRONE MODULO 2N
PRINCIPE DE FONCTIONNEMENT
Bascule
n-1
Bascule
n-2
Bascule
1
Bascule
0
H =H0 H1 Hn-2 Hn-1
Q0 Q1 Qn-2 Qn-1
......
![Page 68: Chapitre iii circuits séquentiels](https://reader034.vdocuments.us/reader034/viewer/2022052200/555ef9b8d8b42a487d8b5254/html5/thumbnails/68.jpg)
68
Quelles sont les bascules appropriées pour construire les
compteurs?
COMPTEURS ASYNCHRONES
BASCULES APPROPRIÉES
![Page 69: Chapitre iii circuits séquentiels](https://reader034.vdocuments.us/reader034/viewer/2022052200/555ef9b8d8b42a487d8b5254/html5/thumbnails/69.jpg)
69
Quelles sont les bascules appropriées pour construire les
compteurs?
Les bascules synchrones sur front qui permettent de
réaliser l’état de basculement Q+ = Q-
COMPTEURS ASYNCHRONES
BASCULES APPROPRIÉES
Q
Q
D
H
Q
Q
T
H
1 Q
Q
J
H
1
K
Pr
1
Cl
1
Pr
1
Cl
1
Pr
1
Cl
1
![Page 70: Chapitre iii circuits séquentiels](https://reader034.vdocuments.us/reader034/viewer/2022052200/555ef9b8d8b42a487d8b5254/html5/thumbnails/70.jpg)
70
COMPTEURS ASYNCHRONES EXEMPLE: COMPTEUR MODULO 23 (BASCULE D)
Q0
Q0
D0
H
Pr0
1
Cl0
1
Q1
Q1
D1 Pr1
1
Cl1
1
Q0
Q2
Q2
D2 Pr2
1
Cl2
1
Q1 Q2
![Page 71: Chapitre iii circuits séquentiels](https://reader034.vdocuments.us/reader034/viewer/2022052200/555ef9b8d8b42a487d8b5254/html5/thumbnails/71.jpg)
71
COMPTEURS ASYNCHRONES EXEMPLE: COMPTEUR MODULO 23 (BASCULE T)
Q0 T0
H
Pr0
1
Cl0
1
Q1 T1
Pr1
1
Cl1
1
Q0
Q2 T2
Pr2
1
Cl2
1
Q1 Q2
1 1 1
![Page 72: Chapitre iii circuits séquentiels](https://reader034.vdocuments.us/reader034/viewer/2022052200/555ef9b8d8b42a487d8b5254/html5/thumbnails/72.jpg)
72
COMPTEURS ASYNCHRONES EXEMPLE: COMPTEUR MODULO 23 (BASCULE JK)
Q0 J0
K0
H
Pr0
1
Cl0
1
Q1 Pr1
1
Cl1
1
Q0
Q2 Pr2
1
Cl2
1
Q1 Q2
1 1 1 J1
K1
J1
K1
![Page 73: Chapitre iii circuits séquentiels](https://reader034.vdocuments.us/reader034/viewer/2022052200/555ef9b8d8b42a487d8b5254/html5/thumbnails/73.jpg)
73
Pour réaliser un compteur asynchrone modulo N, il faut
agir sur les entrées d’initialisation (Clear et Preset)
lorsque la combinaison correspondant au modulo N se
produit sur les sorties du compteur.
COMPTEURS ASYNCHRONES MODULO N
PRINCIPE DE FONCTIONNEMENT
Bascule
n-1
Bascule
n-2
Bascule
1
Bascule
0
H =H0 H1 Hn-2 Hn-1
Q0 Q1 Qn-2 Qn-1
......
Prn-1 Prn-2 Pr1 Pr0
Cl0 Cl1 Cln-2 Cln-1
![Page 74: Chapitre iii circuits séquentiels](https://reader034.vdocuments.us/reader034/viewer/2022052200/555ef9b8d8b42a487d8b5254/html5/thumbnails/74.jpg)
74
COMPTEURS ASYNCHRONES EXEMPLE: COMPTEUR MODULO 6
Dessiner la table de transition de ce compteur (modulo 6)
![Page 75: Chapitre iii circuits séquentiels](https://reader034.vdocuments.us/reader034/viewer/2022052200/555ef9b8d8b42a487d8b5254/html5/thumbnails/75.jpg)
75
COMPTEURS ASYNCHRONES EXEMPLE: COMPTEUR MODULO 6
États présents États suivants
Q2 Q1 Q0 Q2+ Q1+ Q0+ Cli Pri
0 0 0 0 0 1 1 1
0 0 1 0 1 0 1 1
0 1 0 0 1 1 1 1
0 1 1 1 0 0 1 1
1 0 0 1 0 1 1 1
1 0 1 1 1 0 1 1
1 1 0 0 0 0 1 0
1 1 1 X X X 1 1
Détection de l’état 110 et remise à zéro asynchrone
![Page 76: Chapitre iii circuits séquentiels](https://reader034.vdocuments.us/reader034/viewer/2022052200/555ef9b8d8b42a487d8b5254/html5/thumbnails/76.jpg)
0 0
1 1
1 1
COMPTEURS ASYNCHRONES EXEMPLE: COMPTEUR MODULO 6
76
H H
Q0 Q0
Q2 Q2
Q1 Q1
0
0
1
0
0
1 1
0
1
0
1 1
0 0 0
0 0 0
1 1
0
Pri Pri
0
0
0
Détection de l’état 110 et
remise à zéro asynchrone
![Page 77: Chapitre iii circuits séquentiels](https://reader034.vdocuments.us/reader034/viewer/2022052200/555ef9b8d8b42a487d8b5254/html5/thumbnails/77.jpg)
77
COMPTEURS ASYNCHRONES EXEMPLE: COMPTEUR MODULO 6
Q0 T0
H
Cl0
1
Pr0
Q1 T1
Cl1
1
Pr1
Q0
Q2 T2
Cl2
1
Pr2
Q1 Q2
1 1 1
![Page 78: Chapitre iii circuits séquentiels](https://reader034.vdocuments.us/reader034/viewer/2022052200/555ef9b8d8b42a487d8b5254/html5/thumbnails/78.jpg)
78
COMPTEURS ASYNCHRONES MODULO N
Exercice 12: Réaliser un compteur asynchrone décimale (
modulo 10)
![Page 79: Chapitre iii circuits séquentiels](https://reader034.vdocuments.us/reader034/viewer/2022052200/555ef9b8d8b42a487d8b5254/html5/thumbnails/79.jpg)
Détecter le 7
et forcer à 0
Détecter le 4
et forcer à 6
Détecter le 1
et forcer à 2
79
COMPTEURS ASYNCHRONES A CYCLE QUELCONQUE
EXEMPLE
Soit le compteur ayant le cycle suivant
0
2
3
6
1
4
7
6
0
2
3
Pour forcer le compteur d’un état à un autre, il faut
agir sur les entrées asynchrone Cli et Pri des bascules
![Page 80: Chapitre iii circuits séquentiels](https://reader034.vdocuments.us/reader034/viewer/2022052200/555ef9b8d8b42a487d8b5254/html5/thumbnails/80.jpg)
80
Q2 Q1 Q0 Q2+ Q1+ Q0+ Cl2 Pr2 Cl1 Pr1 Cl0 Pr0
0 0 0 0 0 1 1 1 1 1 1 1
0 0 1 0 1 0 1 1 0 1 1 0
0 1 0 0 1 1 1 1 1 1 1 1
0 1 1 1 0 0 1 1 1 1 1 1
1 0 0 1 1 0 1 1 0 1 1 1
1 1 0 1 1 1 1 1 1 1 1 1
1 1 1 0 0 0 1 0 1 0 1 0
COMPTEURS ASYNCHRONES A CYCLE QUELCONQUE
EXEMPLE
![Page 81: Chapitre iii circuits séquentiels](https://reader034.vdocuments.us/reader034/viewer/2022052200/555ef9b8d8b42a487d8b5254/html5/thumbnails/81.jpg)
81
Pour réaliser un compteur asynchrone à cycle quelconque,
il faut agir sur les entrées d’initialisation (Clear et Preset)
lorsque une combinaison interdite (n’appartient pas au
cycle) se produit sur les sorties du compteur.
COMPTEURS ASYNCHRONES A CYCLE QUELCONQUE
PRINCIPE DE FONCTIONNEMENT
Bascule
n-1
Bascule
n-2
Bascule
1
Bascule
0
H =H0 H1 Hn-2 Hn-1
Q0 Q1 Qn-2 Qn-1
......
Prn-1 Prn-2 Pr1 Pr0
Cl0 Cl1 Cln-2 Cln-1
![Page 82: Chapitre iii circuits séquentiels](https://reader034.vdocuments.us/reader034/viewer/2022052200/555ef9b8d8b42a487d8b5254/html5/thumbnails/82.jpg)
PARTIE 3.B:
COMPTEURS
SYNCHRONES 82
![Page 83: Chapitre iii circuits séquentiels](https://reader034.vdocuments.us/reader034/viewer/2022052200/555ef9b8d8b42a487d8b5254/html5/thumbnails/83.jpg)
83
Un compteur synchrone est une structure où toutes les
bascules reçoivent le même signal d’horloge. La fonction
comptage est réalisée par l’intermédiaire des fonctions
appliquées sur les entrées synchrones des bascules.
COMPTEURS SYNCHRONES
STRUCTURE GÉNÉRALE
Bascule
n-1
Bascule
n-2
Bascule
1
Bascule
0
Q0 Q1 Qn-2 Qn-1
......
H H
? ? ? ? ? ? ? ?
![Page 84: Chapitre iii circuits séquentiels](https://reader034.vdocuments.us/reader034/viewer/2022052200/555ef9b8d8b42a487d8b5254/html5/thumbnails/84.jpg)
84
1. Déterminer le nombre de bascules nécessaires « n »
2. Établir la table de transition du compteur [état suivant
(Qi+) en fonction de l'état présent (Qi)]
3. Déterminer l'expression des entrées des bascules
COMPTEURS SYNCHRONES
ÉTAPES DE RÉALISATION
![Page 85: Chapitre iii circuits séquentiels](https://reader034.vdocuments.us/reader034/viewer/2022052200/555ef9b8d8b42a487d8b5254/html5/thumbnails/85.jpg)
85
COMPTEURS SYNCHRONES EXEMPLE: COMPTEUR MODULO 23 (BASCULE JK)
Q2 Q1 Q0 Q2+ Q1+ Q0+ J2 K2 J1 K1 J0 K0
0 0 0 0 0 1 0 X 0 X 1 X
0 0 1 0 1 0 0 X 1 X X 1
0 1 0 0 1 1 0 X X 0 1 X
0 1 1 1 0 0 1 X X 1 X 1
1 0 0 1 0 1 X 0 0 X 1 X
1 0 1 1 1 0 X 0 1 X X 1
1 1 0 1 1 1 X 0 X 0 1 X
1 1 1 0 0 0 X 1 X 1 X 1
J0=K0=1, J1= K1= Q0, J2=K2=Q0.Q1
![Page 86: Chapitre iii circuits séquentiels](https://reader034.vdocuments.us/reader034/viewer/2022052200/555ef9b8d8b42a487d8b5254/html5/thumbnails/86.jpg)
86
COMPTEURS SYNCHRONES EXEMPLE: COMPTEUR MODULO 23 (BASCULE T)
Q2 Q1 Q0 Q2+ Q1+ Q0+ T2 T1 T0
0 0 0 0 0 1 0 0 1
0 0 1 0 1 0 0 1 1
0 1 0 0 1 1 0 0 1
0 1 1 1 0 0 1 1 1
1 0 0 1 0 1 0 0 1
1 0 1 1 1 0 0 1 1
1 1 0 1 1 1 0 0 1
1 1 1 0 0 0 1 1 1
T0=1, T1= Q0, T2=Q0.Q1
![Page 87: Chapitre iii circuits séquentiels](https://reader034.vdocuments.us/reader034/viewer/2022052200/555ef9b8d8b42a487d8b5254/html5/thumbnails/87.jpg)
87
COMPTEURS SYNCHRONES EXEMPLE: COMPTEUR MODULO 23 (BASCULE D)
Q2 Q1 Q0 Q2+ Q1+ Q0+ D2 D1 D0
0 0 0 0 0 1 0 0 1
0 0 1 0 1 0 0 1 0
0 1 0 0 1 1 0 1 1
0 1 1 1 0 0 1 0 0
1 0 0 1 0 1 1 0 1
1 0 1 1 1 0 1 1 0
1 1 0 1 1 1 1 1 1
1 1 1 0 0 0 0 0 0
![Page 88: Chapitre iii circuits séquentiels](https://reader034.vdocuments.us/reader034/viewer/2022052200/555ef9b8d8b42a487d8b5254/html5/thumbnails/88.jpg)
88
COMPTEURS SYNCHRONES EXEMPLE: COMPTEUR MODULO 6 (BASCULE JK)
Q2 Q1 Q0 Q2+ Q1+ Q0+ J2 K2 J1 K1 J0 K0
0 0 0 0 0 1 0 X 0 X 1 X
0 0 1 0 1 0 0 X 1 X X 1
0 1 0 0 1 1 0 X X 0 1 X
0 1 1 1 0 0 1 X X 1 X 1
1 0 0 1 0 1 X 0 0 X 1 X
1 0 1 0 0 0 X 1 0 X X 1
1 1 0 X X X X X X X X X
1 1 1 X X X X X X X X X
![Page 89: Chapitre iii circuits séquentiels](https://reader034.vdocuments.us/reader034/viewer/2022052200/555ef9b8d8b42a487d8b5254/html5/thumbnails/89.jpg)
89
COMPTEURS SYNCHRONES EXEMPLE: COMPTEUR MODULO 6 (BASCULE JK)
H H
Q0 Q0
Q2 Q2
Q1 Q1
0
0
1
0
0
1 1
0
1
0
1 1
0 0 0
0 0 0
1 1
0
0
0
0
![Page 90: Chapitre iii circuits séquentiels](https://reader034.vdocuments.us/reader034/viewer/2022052200/555ef9b8d8b42a487d8b5254/html5/thumbnails/90.jpg)
90
Exercice 13:
A. Réaliser un compteur synchrone modulo 10 qui possède
une entrée de validation V. tel que si V=0 alors le
compteur est dans un état mémoire , si V=1 alors
validation du comptage.
COMPTEURS SYNCHRONES MODULO N
EXERCICE
![Page 91: Chapitre iii circuits séquentiels](https://reader034.vdocuments.us/reader034/viewer/2022052200/555ef9b8d8b42a487d8b5254/html5/thumbnails/91.jpg)
91
Exercice 13:
B. Utiliser ce compteur et des portes logiques pour réaliser
un compteur modulo 100 ( 0,1,2,…………….,98,99,0) ?
C. Généraliser la solution pour réaliser un compteur modulo
1000 ( 0,1,………….,998,999) ?
COMPTEURS SYNCHRONES MODULO N
EXERCICE
![Page 92: Chapitre iii circuits séquentiels](https://reader034.vdocuments.us/reader034/viewer/2022052200/555ef9b8d8b42a487d8b5254/html5/thumbnails/92.jpg)
92
COMPTEURS SYNCHRONES A CYCLE QUELCONQUE
EXEMPLE
Soit le compteur ayant le cycle suivant
1. Pour forcer le compteur d’un état à un autre, il
faut agir sur les entrées synchrones (Di, Ji et Ki ou
Ti).
2. Pour les états qui n’appartiennent pas au cycle du
compteur, il faut les considérer comme étant des
états indéterminés.
0
2
3
6
![Page 93: Chapitre iii circuits séquentiels](https://reader034.vdocuments.us/reader034/viewer/2022052200/555ef9b8d8b42a487d8b5254/html5/thumbnails/93.jpg)
93
COMPTEURS SYNCHRONES A CYCLE QUELCONQUE
AVEC DES BASCULES JK
Q2 Q1 Q0 Q2+ Q1+ Q0+ J2 K2 J1 K1 J0 K0
0 0 0 0 1 0 0 X 1 X 0 X
0 1 0 0 1 1 0 X X 0 1 X
0 1 1 1 1 0 1 X X 0 X 1
1 1 0 0 0 0 X 1 X 1 0 X
0 0 1 X X X X X X X X X
1 0 0 X X X X X X X X X
1 0 1 X X X X X X X X X
1 1 1 X X X X X X X X X
![Page 94: Chapitre iii circuits séquentiels](https://reader034.vdocuments.us/reader034/viewer/2022052200/555ef9b8d8b42a487d8b5254/html5/thumbnails/94.jpg)
94
COMPTEURS SYNCHRONES A CYCLE QUELCONQUE
AVEC DES BASCULES T
Q2 Q1 Q0 Q2+ Q1+ Q0+ T2 T1 T0
0 0 0 0 1 0 0 1 0
0 1 0 0 1 1 0 0 1
0 1 1 1 1 0 1 0 1
1 1 0 0 0 0 1 1 0
0 0 1 X X X X X X
1 0 0 X X X X X X
1 0 1 X X X X X X
1 1 1 X X X X X X
![Page 95: Chapitre iii circuits séquentiels](https://reader034.vdocuments.us/reader034/viewer/2022052200/555ef9b8d8b42a487d8b5254/html5/thumbnails/95.jpg)
95
L’études des décompteurs se fait exactement de la même
manière que l’étude des compteurs.
Exemple d’un décompteur modulo 8:
DÉCOMPTEURS
Q2 Q1 Q0 Q2+ Q1+ Q0+
1 1 1 1 1 0
1 1 0 1 0 1
1 0 1 1 0 0
1 0 0 0 1 1
0 1 1 0 1 0
0 1 0 0 0 1
0 0 1 0 0 0
0 0 0 1 1 1
![Page 96: Chapitre iii circuits séquentiels](https://reader034.vdocuments.us/reader034/viewer/2022052200/555ef9b8d8b42a487d8b5254/html5/thumbnails/96.jpg)
96
DÉCOMPTEURS EXEMPLE: DÉCOMPTEUR SYNCHRONE MODULO 23 (BASCULE T)
Q2 Q1 Q0 Q2+ Q1+ Q0+ T2 T1 T0
1 1 1 1 1 0 0 0 1
1 1 0 1 0 1 0 1 1
1 0 1 1 0 0 0 0 1
1 0 0 0 1 1 1 1 1
0 1 1 0 1 0 0 0 1
0 1 0 0 0 1 0 1 1
0 0 1 0 0 0 0 0 1
0 0 0 1 1 1 1 1 1
T0=1, T1= Q0, T2=Q0.Q1
![Page 97: Chapitre iii circuits séquentiels](https://reader034.vdocuments.us/reader034/viewer/2022052200/555ef9b8d8b42a487d8b5254/html5/thumbnails/97.jpg)
97
Le circuit Compteur/Décompteur peut offrir à la fois
l’opération de comptage et décomptage. Pour ce faire, il
faut rajouter une entrée de commande C qui indique le
type de l’opération (par exemple: si C=0 alors comptage,
sinon décomptage)
COMPTEURS/DÉCOMPTEURS
Compteur/Décompteur H
C
Q2 Q1 Q0
![Page 98: Chapitre iii circuits séquentiels](https://reader034.vdocuments.us/reader034/viewer/2022052200/555ef9b8d8b42a487d8b5254/html5/thumbnails/98.jpg)
98
EXEMPLE: COMPTEUR/DÉCOMPTEUR SYNCHRONE MODULO 23
(BASCULE T)
C Q2 Q1 Q0 Q2+ Q1+ Q0+ T2 T1 T0
0 0 0 0 0 0 1 0 0 1
0 0 0 1 0 1 0 0 1 1
0 0 1 0 0 1 1 0 0 1
0 0 1 1 1 0 0 1 1 1
0 1 0 0 1 0 1 0 0 1
0 1 0 1 1 1 0 0 1 1
0 1 1 0 1 1 1 0 0 1
0 1 1 1 0 0 0 1 1 1
1 1 1 1 1 1 0 0 0 1
1 1 1 0 1 0 1 0 1 1
1 1 0 1 1 0 0 0 0 1
1 1 0 0 0 1 1 1 1 1
1 0 1 1 0 1 0 0 0 1
1 0 1 0 0 0 1 0 1 1
1 0 0 1 0 0 0 0 0 1
1 0 0 0 1 1 1 1 1 1
Co
mp
teu
r
Co
mp
teu
r
Déco
mp
teu
r
Déco
mp
teu
r
![Page 99: Chapitre iii circuits séquentiels](https://reader034.vdocuments.us/reader034/viewer/2022052200/555ef9b8d8b42a487d8b5254/html5/thumbnails/99.jpg)
99
EXEMPLE: COMPTEUR/DÉCOMPTEUR SYNCHRONE MODULO 23
(BASCULE T)
C Q2 Q1 Q0 T2 T1 T0
0 0 0 0 0 0 1
0 0 0 1 0 1 1
0 0 1 0 0 0 1
0 0 1 1 1 1 1
0 1 0 0 0 0 1
0 1 0 1 0 1 1
0 1 1 0 0 0 1
0 1 1 1 1 1 1
1 1 1 1 0 0 1
1 1 1 0 0 1 1
1 1 0 1 0 0 1
1 1 0 0 1 1 1
1 0 1 1 0 0 1
1 0 1 0 0 1 1
1 0 0 1 0 0 1
1 0 0 0 1 1 1
T0=1,
T1= C Q0,
T2=C Q0.Q1 + C Q0.Q1
![Page 100: Chapitre iii circuits séquentiels](https://reader034.vdocuments.us/reader034/viewer/2022052200/555ef9b8d8b42a487d8b5254/html5/thumbnails/100.jpg)
100
COMPTEURS/DÉCOMPTEURS EXERCICE
Exercice 14: Réaliser un compteur/décompteur
décimale définit par la table de fonctionnement suivante:
![Page 101: Chapitre iii circuits séquentiels](https://reader034.vdocuments.us/reader034/viewer/2022052200/555ef9b8d8b42a487d8b5254/html5/thumbnails/101.jpg)
SOURCES DE CE COURS
Amrouche Hakim, Cours d’Architecture des ordinateurs, École
nationale Supérieure d’Informatique (ESI), Alger, Année
universitaire 2011/2012. Disponible sur http://amrouche.esi.dz/
101