built-in self-testvagrawal/e6970/lectures/chap15.pdf · input circuit-under-test mux generator...

60
Chapter 15 BUILT-IN SELF-TEST

Upload: others

Post on 03-Aug-2021

4 views

Category:

Documents


0 download

TRANSCRIPT

Page 1: BUILT-IN SELF-TESTvagrawal/E6970/LECTURES/chap15.pdf · Input Circuit-Under-Test MUX Generator Pattern Hardware ROM Comparator Signature Signature Reference Test Controller Good/Faulty

Chapter 15

BUILT-IN SELF-TEST

��� � ������� ����� �� � ��� � �� ����� ������� �� ������ �������� ��� � ���� ��� ��� �� ������ �� ������ �� � �� �� ��� �� ��� ����� � � � ��� ���� �� �� � ������� ������ ���������� ��� �� ����� ���� � ������ �� ������ �� ���������� ��������� � ��� ������� ���� ������� ������ !!"#�

������ ������ �� � ��� ��� �$ �����%����� �� ����������� �$ � ������� ���&�%����� � ������ ��� �� ��%� ����������� '��'���� �$ �� �������� (� �''������ ���� �$ )������� ��� *����� +!,# ��� -���%� !./# �� �����0���������� �������� ��$� �������� ��1������ �� �������� ���� ���� 234�56 �$ 47�� ������ ����'������� �� 8��� �������� $�� ���������� ����� ������� ��� 34�5 �� �����%��� ��'���������� �$ � ��������� ���������� �� ������� ��� ���� ��� �� $��� �� ��� $������

� ������� �����% �� ������ ��� ��������� ������ ��� ��$���%� �� ��%����� ����0������ 5��� ��� ��������� %��� �� 1���� ��� ��� ���� �� $���� ��������� 9�� ����� ������ ��� �� �� �'���$� ���� �� ��� �$ �� �����% $�������� �� �� ����%�� ���$0������� �� ����� ����� �$ �����%� ���� �� ������� $������� �� $��1������ �%'��%����� ����$������ ���� ������� �����%� �������� �� �5:5 ����� ,;"< �� ���$0���� ��������%'��%����� �� ��$����� ==#� 4�� %��� ��%%�� ��� ��� �� %���������� ��� ��'��������������� ������ ��� �''���� '������� >�&������� �� ���� �� ��������������5� $���� �������� ��� �� ���������� ���������� �$ ���� ��$�����0�%'��%����� ��������� ��� �� �� �� �������� 5� ���������� ���������� %�� �� '��� ������� �� ��$�0���� %��� ���� '���� ��� ��� ������ �� ���� ��� ����$��� �� %�� ��� �?�������������%��� ��� '��� �� �� $����� ���� ��$����� ����� ��� �� ���� ���� ��� �&'��0���� �� ������'� 5���$��� �� ����%�� ������������ ���������� �� ����� �� ���$0����$������� ���� �� ������� =. =<#� 4� �� ���� %��� �?������ �� �������� ������� ������� �� �� ������ ����� �� '�������� 9������� ������ '������'��� ����� 2�������$ �������� ��� ��$���������� �$ �� '������'�6 ������ ��� ���� ���� �� ����������''���� $�� '������ �������������

�����%� �������� ������ �� ���������� ���� �������� 2�������� ��� ������ $��% �������� �����% �� ��%'������6 ��� ���� �� ��������� �� ������� ��� �� ���������*�� '��'���� �������� 34�5 �� ���� �$ ����� ���� ������� ���� �� %��� ����������� �� �� ����8�� �� ���%� �$ ����������� ��� �� ������� %���������� ���� ==#�

Page 2: BUILT-IN SELF-TESTvagrawal/E6970/LECTURES/chap15.pdf · Input Circuit-Under-Test MUX Generator Pattern Hardware ROM Comparator Signature Signature Reference Test Controller Good/Faulty

490 Chapter 15. BUILT-IN SELF-TEST

5�� ���� ����8�� ����� ��� �� ���� ��� �� '����� �� �� �� �����%���� 5�������� $��% 34�5 ������� ������� ���� ���������� �?��� �� ��� ������ ������� �����?��� �� ��' ����� �����% ������ �%'����� �����%0����� %���������� ��� ��'��� ��� �%'����� ��%'����� ��'���� -����� ��� ����� !..# ��������� �� �����%���%'��� �$ ��������� �������� ��� 34�5 �� �� 8��� �����%� ��� ���� 34�5� ���(������0)������ ������� ����%����� ��� �$ ��% ������ �� () =/++�� ������'%�����%� ��� ����� ���� ������ ,@� 5��� ��� � ,@ �������� �� '���� ���� ��� �� �����A�%'��� ��� �&��� �9� �'��� ��1����� �� �� ����������� $�� ��������� �������� �������� $������ ����� ���''�� ������� �$ � +@ �������� �� ���� %�������� ������ ���&�%'�� �� ��� �� ������ ��������� �� ������ �� '������ ���� �%��� ��'��������%������� ���� 34�5 ������� �������0%����� ��������� �� �� $������ ��� �����������%����������� ��� ������� ����� $�� $������ ����� �������� �� �� $�������

15.1 The Economic Case for BIST

5��� ��� ��%� ��'0����� ����������� '�����%� �$ �� ���� ,;;B� +=!#�

,� 5��� �� �� �&���%��� �� ��� ����� ���������� �����0��0'�� ����� �� �� ��'�5�� ������������ %���� �� ����� �� ���������� ������� ������� �� �� ������ ��� �� ��������� $�� ��������

!� CD�4 ������� ��� ������������ ����� ��� $����� ��� ���0%����� $������ ��E���

=� 5��� ��� ������������ ���� ����0'������ ���������� ��� ���� �''�������� ��%���

/� )��������� �%����� �$ ���� ���� %��� �� ������ �� �� ��������� � � ������ �� 2�5F�6

+� 5��� �� ���������� ������� �� '��$��%��� ��0�'��� 2����� �����6 ������� ������&������ �5F� �� ����� ����� �''������� , ��� ��0�'��� ������� ��� ���5F �� ���� �&'������ ��� �� '�� ���������� ��� �� ������ '�� ������

.� ��������� ��� ��$�%����� ��� �� ����0����� ��������� �$ ���� ������� ���������� �� ��� ����%�������� �������E�� $��% �� � !" �� � ���� �������������'���� ���������� 5�� ��%'����� �� '�����% �$ ����������� ����������

<� 5��� �� � ���� �$ ������� ���� ����������

Complexity. 9�� ��$�������� '��'���� �$ ����� CD�4 �������� �� ��� ������� �������� ������ '����������� 7������� ��� �������� �������� 5��� �� $��1������ �� ��%'����� �� ������ ����� $�� �� ��%'���� �����% $��% ����� $�� �� ���������� '����� 4�$��� ���� ���� ��� '��� �� $���� �������� ��� �� � ���� ��� ��� ����� ,BB@ �����0$���� �������� �� �������� ���������� �$ �� ��� '���� ���� �$��� ��� ������������� ��������� ������� ��� %�� ����� �����0$���� ��������� 4� ���� ����� ������� �� � ������ '�����%� 4� �� ���� ����� ��� ���� �� �� ��%'�� ��� �� ������ �����$�� �� ������ ���� � ������ ���� 2)736 $��% ����� $�� �� ��'� �� �� ������ ��

Page 3: BUILT-IN SELF-TESTvagrawal/E6970/LECTURES/chap15.pdf · Input Circuit-Under-Test MUX Generator Pattern Hardware ROM Comparator Signature Signature Reference Test Controller Good/Faulty

15.1 The Economic Case for BIST 491

������ ��� ���� ������'%��� �?��� 34�5 '������� � ��� �� ������������ ����%'����� ���������� �����%0�����0���� �� ��� ������ ���0����%����� �� �� 8��� ��� ������ 34�5 ����� ��� �$ ���� ��� �� $����� ��� ������ �� �� �����% ��� ��� ����� �34�5 ������ ������ �$ ���� ��� �� ����� $����� ��� �� ������ �����% ��� �� �������� � 34�5 ������ �� �� �&�%'�� �������� � �����% ���������� ������ ����� ���� ������� ��'�� �� � ��' ���� �� �����% ����� � ������� ������ �� �� )73 ��� ��� ��������� ���$0���� �� �� ������� ��' ��� ����� �� ���� ������ ������ �� �����%� 34�5 �������� ����� �%������ ��%'������ ��� ������������ ����������� �� ������ �� �����%0����� ���� ��� ��� ���� ����� �� ����$� �� ��������%��� �� $��������� ��%'������ =.#� *�� $����� ����� �� 34�5 ������������ �� �������� �� �������� ��� �� ����� ������ �� ��� ��� ���0����%��� ��$������ 5�� ������� ������� ��'��� ������

Quality. 5�'���� 1������ ��1����%���� ��� ;"@ ������ �����0$���� �������� �� ,BB@������������ $���� ��������� 5� # �� ���� �� �� '��������� �$ $����� '���� �� ����%��� �$ '���� '������ � ����� 5� ���� �$ ������� �� %��� ��%'����� �� � �����A��� ����� ���� , �� ,B BBB �� ���������� ����� 5� �������� �$ ���� '��A����� � ���� �$ �������� ��� ��%��� �� , �� ,BB BBB +=!#� 4� ��� �����%� ��� ������������ ���� ����� � ��� �� � �������� 2�56 ��� 34�5 �� �� '��$����� $��%�$ �5�

Test Generation Problems. 4� �� ������ �� ����� � ���� ���%���� ��������� ��0����� �$ ��' ��'��� ����� %��� ������ �$ ��������� �� �� ��'0�����0���� ������ ������ �� ���� ������ ���� ����� �� %��� ������� ������ �� �� ����������'����� 34�5 ������E�� ������� ��� ���%������ ���� '�����%��

Test Application Problems. 4� �� '��� ��������� � ���� 24756 .;# ���� � � ��������� 8&���� �����%�E�� $�� �� )730�����0����� 5� ���0�$0����� ������ �''�������%��� �� �� ������ ����� �� �� ���� �$ �� )73 ���� �� ��%'����� ����� ������������ �� �� )73� )���� ��� �''���� ���� �� �� ��%'����� ����� ���� G ��� ������� �� )73 ���� ��$� ��'������� 4� ��� �?������ $�� ��' ��������� ��� ����� ������������ (������ 475 �� ��� �?������ ������ �� )73 �� ��%���� $��% �� �����% �� �� �� ��� ��'$�� �� �����%0����� ���������� ���� ���� ������ � �������� 2��56��%'������ ��� �$��� %������ ������� �� ��� ����� �$ �� ����� ��� �� )73���� '��� �� ���� ��� �%��� $�� �������� '������ �$ �� ���� �$ �� ����� �� �� ���0�$0����� ������� 5���$��� 475 �� �� ������ � ��������� 34�5 ������ ������ ����'�����%� �� ���%������� �&'������ �5F ��� 34�5 ���� ���� �� ��� �� ��%� �������� ���� �������� ��� ��� ���� �� �� �����% ����� =. =<#� *�� 34�5 ���� ��� ����������� ����%���� ������� ������ ��� ���� '����� �������� ���� �� ������� ��������� ����� ��������� �� �� � ������ � ��������� ==#� ������ ��������� �$ 34�5�� ��� �� ������� ��'������� ����� ��� �� CD�4 ��������� ������ ��� �&������������� �� ���� ��'������� ������ ���� ����� �� CD�4 ��������� ��'�������� D��������� ��� ����������� ��� ���������� ���' ��%'���� �� �� ����� ������ �� ������'

Page 4: BUILT-IN SELF-TESTvagrawal/E6970/LECTURES/chap15.pdf · Input Circuit-Under-Test MUX Generator Pattern Hardware ROM Comparator Signature Signature Reference Test Controller Good/Faulty

492 Chapter 15. BUILT-IN SELF-TEST

���� '�����%� �� ���� �$ ����%���� ���� �1��'%��� ��� �� ���� �$ ���� ��%� $���� ����� �� �� ��� �� '��������� ��'� ��� �5F ==#�

�� ���������� ����8� �$ 34�5 �� ����� ���� ������'%��� ���� ������� 34�5 ����� ����%�������� ����� �� � ������� ��� � 7�� ����� ���� 34�5 ��������� '�������� ;B �� ;+@ $���� �������� ��� ���� ;;@ �� �&��'������ ����� ==#� 5� ���� ������������ �� ������ ����� ����� ����������� '�����%� �$ ��0������� ���� 2���� �������������%��� '������� �� �� %����� �$ �� ��������� ��%��� ���'��� �$ ����� �����6 ���� %�� %�%��� �� ��������� �� �� �5F�

5���� ,+�,� 3����0�� ���$0������� ������D���� ������ ����0 )���� ������0 ��������� �������

: ���� ������ ���� ����� ���� : ��'��� �������'����

7(4)� HIG H G

39���� HIG H G G

�J�5F�� HIG H G G G G

H ���� ��������K G ���� ���������K HIG ���� �������� � ���� ������ 2������� �� �����������6

5���� ,+�, =. =<# ���� �� �������� 34�5 ����� �� �� ��' ����� ��� �����%������ �$ '��������� 34�5 ������ ��1����� ����� ������� ������� $�� � � � �������� �� �'����� �� ������� '������ � ��� �� � �������� ������� �� �� ��������� �%'���� $���� ��������� ������ 34�5 � ������� ���� � � � ��� �� ������������0'������� �������%������ ������ ������� ��� ��%� $��% �$ ������� ��� ������� �� ��%'��� �� ������� ���'���� ������ �������� *� ��� �� �������� ��$���������� ����� �� ��� ���� ������ �$ ������� '��������� 5� 34�5 ���� �� $��1������%������� �� ���%� �$ �� ����� ��'I����� ���� ��1����� $�� �� 34�5 ��������5� �������� ����� �$ ����� ����� ����� ��� ��������� ������� ������� ����������� ����%� ���'�� ��� �� �������� ����� �$ ����� ���� ����� $�� ���� %��� ���������� ��� ������ ����������� 5�� ���� ��� ���� ������� ����� ������� ����� ��� �� ���&��� ������ ����� ��� ������ $��% �� ���� �������� 5�� %�� ��1���� � ������������� �� �� ����� ���� ��� ���������� ���������� ��A���%���� �� �� ������� ���� �� ���� ������� ��� �����%� �&��� '���� ��� �� �� ���������� ����� ����� ��34�5 ��������� ���� ��' ���� � 8��� 34�5 ���� �� � �������� �� �� ��' ����� �����' ����������� ��� �� �� ��������� ��' ���� ==#� 34�5 $���������� $�� � �����%%��� �� ��������� ����� ����8�0���� �������� �� �� �����&� �$ ��������� ����� ��$������ ������ 5���� ,+�! ==# ����� %��� �������� %������ $�� ���������� 34�5 ������

15.1.1 Chip/Board Area Cost vs. Tester Cost

�� ��� ���� ������ 34�5 ������� ������� ������ 4� ����� �� ���������� �� �������� �� �&�%'�� �$ � , ��� %����'�������� �� � ��' ��� "BB '���� �� �������������0$���� ��� ��%���� ����������0����� $���� ������� �� ����� ������� �� ���� ���� ����� ����� �'���� 5�� $����� �� �� ��� �� ��������� ����� 5.."! , ����5F ��� ��� ��%'�� ������� ���'��� �� ��� ����� 5� ������ ����� "BB ���� �

Page 5: BUILT-IN SELF-TESTvagrawal/E6970/LECTURES/chap15.pdf · Input Circuit-Under-Test MUX Generator Pattern Hardware ROM Comparator Signature Signature Reference Test Controller Good/Faulty

15.1 The Economic Case for BIST 493

5���� ,+�!� ������� $�� ���������� 34�5����� ���� ������� ������ G�������������� ������ �����0�� $����� �� $��������� ���������

��1������� $����� �� $��������� �������������� $����������� �����0�� $����� �� 34�5 ���������

���� 7������� G@ �$ $����� �������� �� $��������� ���������@ �$ $����� �������� �� �� 34�5 ���������

���������� ���� ������� G ���������� ������ ���� ��� ����������������� )�� ������� G ���������� '���� �� ����� , '�� �� ��1����� ��

������� ����� 34�5 �'������ �� ���� 9�� ��� ������ ����������� '�� �� ��' ���� 34�5 %��� ������ ����� �� �&���'�� �� �''����� � ������� ����� ��� ���%���� ���� 2���� ,! �������� �$ B �� + � 6 �� � '��� ���������� ��'�� 2���'��6 '���$�� 34�5 ��� �������� �� '�� %����'��&��� ���� ��'�� 2���'��6'��� ��� %����'��&�� ���� �� 34�5 ������� ����� 34�5 %���� 5� �LM ���� � ����� '��$��%���� '�������

)��$��%���� ������� G ����� '�� ������ ��� �� 34�5J���� ���� G ��� �� ��������� ���� �� %��� ��'� �� �� �����%����������� ��������� G ��� �� ��������� ����4�������� ������ �?��� ��� ��%�5���������� �$ �� 34�5 �������� 5� 34�5 �������

��%'��&��� ��������� ��� �� 34�5 ������� �� %��� ���������

���������� ������� ���� �$ ������� ��� %��������������8�� D���� ���� ���������� ����

������� ������� ��� %���������� �$ ���� '���������%'��� ��� ���� ������ �5F������� �� ���� %��� ����� ����0�?�������� �� '������������� ���� �''�������� ��%��������� �� ���� �� �����% �'���

9��� ������ �� ��� 34�5 ��������� �� $������� ����'�������������������� ���������� ����������

F?��� �$ ����������� ������ �� 34�5 ���������

Page 6: BUILT-IN SELF-TESTvagrawal/E6970/LECTURES/chap15.pdf · Input Circuit-Under-Test MUX Generator Pattern Hardware ROM Comparator Signature Signature Reference Test Controller Good/Faulty

494 Chapter 15. BUILT-IN SELF-TEST

N.� BBB � ��� O N /� "BB� BBB ��� ���� �� �� ��' ���� ���� ��� �� ������� ��������� �� ��� ��� ��0��' 34�5 �������� 5���$��� ���� �� � ��� ������� ��'���� ����$�� �� �5F ��� ���� �� �� ��������� ��' ���� ���� �� ��� ��' $�� ���� ��������4$ ������� �� '������ 34�5 ������� ��� �� ���� $�� � ���� ��0�'��� �5F �����%������ �&��'� �� ���� �� ����� $��% �� ������� '��� �� �� ����� %&' ��� $��%�� ������� ���'��� �� �� ���'�� '���� 5� ��%��� �$ ����� $�� ��� �� ���� ���� ���'���'� < �� " '������� ��� %������%���� '�� '�� ��� �� ���� �$ ��� ��� �� ��$���������� �� ��� ��������� 5���$��� ��� 34�5 ����� ��� �����0$���� ��� ����������0����� $���� ������� �� ���� � , ��� ������ ���������� �� ����� �� ��' ��� �� ������ �5F ���� �� '������ �7 ��%%��� ������� �� ���� �� %����'�������� �� '��$��%34�5� ������ �� ���� �� �5F �� ���� ��� �� ������� �� $������ �7 ������ $�� 34�5$��% � ������� '��� 4� ��� ���� �� ��� ��� �� ���&'������ !B ��� �5F ��� ����������� N=;, '�� '�� �� ��� ���� �� "BB ����� N=;, � ��� O N=,!� "BB � ��������$ N/ /"< !BB� 5�� �&�%'�� �� ����� $�� $������ 9�0��' ����� ����� ��� �&'������� ���� ����� , ��� ��� �� '������ �� �5F �&���� �� ���� � ������� ����� , ����

�� ������ ��� ���� ������'%��� 34�5 �����8������ ������� �� ����� �$ ���������� � ������ � � � ����� 2�5)-6 ��� ������� �� ��������� �$ ����������'������ ������������ ������ ������� � $����0�������� �����% ������ �� ������� ���� ����� �� �������� �� �� 4���� �������� '��A��� ��� �� ���&'����� ������ ����������� ����������� ������� ���� �� ��' ��� $���������� ���� '�����%�� 5��� ��� ����� ���� �������� ��� �� 34�5 �� ������ ��� ���� ������'%��� ������� �$ ������� ��%� ��1����� �� ������ ��� ��� '������ ���������� ���'���� ��%'������ ��� ����������� �������� (������ ��� �&'������� �� ��� ��� �� ���� ������ ������� ������'%��� ��� �5)-�

15.1.2 Chip/Board Area Cost vs. System Downtime Cost

5� ���� �����%�� ����8�� �$ 34�5 ��� �' �� �� ���� ���� ����%�� �$ 5�0��� ,+�,� *����� 34�5 %���������� ���� ��1����� �� '������� �$ �� �&'�������5F �� �� ���� �$ �� $������ �����% ��� ��� �� � �����8���� ����� *�� 34�5 ���� �� �� ���� $�� �� �5F �� ��� ������� �����% ���� ����� �� ������ ��� ���0��%� 34�5 ����������� ������� �� ��������� ��� ��'��� ���� �� 1������ �����%�������� ���������� ��� ���0����%��� �� ��%'����� �� $����� ������ �� �&������� ��0��� ��� �1��'%��� ���%���� ��1������ 5�� ����� ��������� �� ��������� ��� ��'�����%� ��������� ����� �� � %�A�� ��������� �� ������� �������'���� '����������� ���� �����% ������ �� �&�%'�� �$ �� �''�������� ���� ������� �������'����� %��� ��%���%�� �� �� P + F�� ����'��� �&����� �������� �� D����� 5����������� 5��&����� �� �������� �� ��� �� %��� � $������� �$ � ������ ���� ��%� '�� ���� ������� �� ���� ������� �� �� �'������� '��� ��%'��� ��� ���� �������� ����������� �� %��� �� 1���� ������� ������ �&�%'�� �� �� ������ ���� �'�������� �$�%������ F&'���� ��� %��� �� ��%'����� �� � ��%��� ��� �� ��� �� ��%'�������� ��� �$ ��� �����%��� ����� �� ������� ���������� ������ ��� ��� ��������� � 8��� �&�%'�� �� �� Q������ �����% �$ �� ��� J��� ����� F&����� $������������ ������� �$ ������� ���� ��%� �$ ��� �����% ��� ���� �������� �$ �������'�� ��� �� ���� ������� �''����������� *�� ������ �� ��� ���� �� ����� �����

Page 7: BUILT-IN SELF-TESTvagrawal/E6970/LECTURES/chap15.pdf · Input Circuit-Under-Test MUX Generator Pattern Hardware ROM Comparator Signature Signature Reference Test Controller Good/Faulty

15.2 Random Logic BIST 495

�$ 34�5 ������� %�� �� ���� %���� ��%'���� ��� �� ������ ���� �$ ������� ��0�����'����� � $����� ����8� �$ 34�5 �� ��� ���� ��������� $�� ��������� ��� ��'����*������ ��� �����%�� �%� �''������ ������ �� %���%�� ���� A��� �� ��� ���'���%�� ��%� ��� ��� ���� �� �� �''������ �� ������� N,BB ��� �� ����� ��'������� %�� �&���� N,<+� 4� %�� �� '������� �� A����$� 34�5 �� � ����8�0���� ����� ��'������� ��%'����� ��� ���� �%� ���������� �''������� ������� %��� ��� N, +BB�

5� ������ %�� ������ �� ���� �$ ��� �� ������� ����� $��% 7�'��� =� 4$ �� �����NB�+B �� ������ � $���� �� �� ��' ����� �� ���� ���� N+ �� ������ �� ��%� $������ �� ����� ����� N+B �� �� �����% ���� ����� ��� N+BB $�� � 8��� ��'��� $�� ����%� $���� 2������� �$ �� �&'���� �$ ������� ��� � �������%�� �� � �����%�� �����65���$��� ���� ���� ���������� ��� �� 34�5 �� 5���� ,+�, �� �� ����� ��� �����%����%�� ��� '����������� �%'������� 4� �� %��� �����%���� �� ������ '�����%� ������

15.2 Random Logic BIST

15.2.1 Definitions

� 34D39 G (������� "���� (���) *� � � 5�� �� � ���� �$ ������� >�'0>�'� �������� ������� ������� ��� ��� �� ���8����� �� %��� �� >�'0>�'� ��������� � ���� ���� � ��� � � ����) ���� ��� 2D��6 '������ ��������� ��D��0����� ���'���� ��%'����� �� %����� �� � >�'0>�'��

� 7��������� 5������ G � ������� '������ ��� ������� $����� ������ ���%�� ���0��% �'��������

� 7L5 G +������&�� �, �

� F&������� 5������ G � 34�5 �''���� �� ��� ��� !� '������� '������� ����''���� �� � ������� ��'����

� 4���������� )�����%��� G � 3������ '�����%��� ��� ������ �� $��������

� D�� G "�� � - ����) .���� / ��� � 5�� �� ������� ��� ��������� ���&������� �� '�����0�����% '������ ��1����� �$ ���� '������� ��� ��� ������ ���� �� � ���'���� ��%'������

� ���07��������� 5������ G � ������� '������ ��� ��1����� ���'������ �$ ���%�������% �'������� �� ���� $�� $������

� )��%����� )�����%��� G � '��%����� 3������ '�����%��� �2�6 �� �� '��'������� �� ��� ��%'��� ���������� '����� �$ � ����� �2�6 ��� ������ ��� '����0��� ���0E��� '�����%���� �$ ������ ���� ��� �2�6� *� ��%'��� �� ��%��������$ ���2�6 ����2�6 ��� �� ��� � '��%����� '�����%��� ��8��� � %���%��������%��� �����% ��� �� �� '��'������ �$ � %���%������ � ���

� )�����0F&������� 5������ G � 34�5 �''���� �� ��� � ������� ����� ������ ����� 2)4�6 �� ������ ���� �%����� ������''��� ������ ��� ��� � ���'���� F�� �$ �� �%����� ������ �� ������ �&����������

Page 8: BUILT-IN SELF-TESTvagrawal/E6970/LECTURES/chap15.pdf · Input Circuit-Under-Test MUX Generator Pattern Hardware ROM Comparator Signature Signature Reference Test Controller Good/Faulty

496 Chapter 15. BUILT-IN SELF-TEST

� )�����0�����% 5������ G � 34�5 '������ ��������� ��� '������� ��� ���������% � ������ �$ ��� '������� ����� ��� �� %��� �$ �� '��'������ �$�����%��0��������� ������ 5� �����% '������� %��� ��� � ������������� ������� $���� �������� �� ������ � ���� �����

� 5)- G (������� , ��0��� � 1 � ���

15.2.2 BIST Process

CUT

GeneratorPattern

System Board Chip

Test Test Test

ResponseAnalyzer

ControllerControllerController

����� ,+�,� 34�5 ��������

����� ,+�, ���� �� 34�5 �����% ������� ��� ��� ���� ������ �$ '��������%�������� �������� 5� �����% �� ������� )73� ��� �$ ��� �� ���� �� %����'����'�� 5� �����% , � +������ ��� �������� ���$0���� ��%����������� �� ��� )73��F�� 5��� 7��������� �� ��� )73 ��� �������� ���$0���� �� ��� ��'� �� �� )73�5� 5��� 7��������� �� � ��' �&������ ���$0���� $�� ��� ��' ��� ��� �����%����� ������ �� �� )73 5��� 7��������� ��� ����%������ ���� ������� $��% ��� ��'��� �� ����� ��� ����� �� ������� �� �� �����% 5��� 7���������� 5� �����% 5���7��������� ���� ��� �$ ���� ������� �� ������� $����� ��'� ��� ������ =. =<#�

�����% ��������� �� �?������ ���� �$ �� ���$0���� '��������� ��� ������� ��34�5 $���� �������� �� � %�A�� ������ 9��� ������ ��� ��' ���� ������� ��� �%'����� ��' ����� �� ���� �$ �� ���������� ��' '��� ��1����� $�� ���� �� '��$��%����'������ �� ���%� �$ ����� ������� ����� ��� �&��� '���� ��1����%����� �� 34�5 �� ���� �������� $��1������ ��� ��� ������ %���8�� �� ��' ����� �� %��� ��������� ��� >�'0>�'� ������������ '���'� �� ����� �� ���� �����1�� =. =<#�

BIST Implementations

����� ,+�! ���� ��'���� 34�5 ������� �� %��� ������� ���� ��� �� �����$��% )4� �� �� ����� %&' ��� �� ����� $��% ������� ���'��� � �� ����� ������� 2)9�6 ������ �� ������ �� 34�5� 5��� ����� ������� ��1���� ������ �������%���� ��� �� �� �&������ �5F �� R5�- 3������� ���� �������� ����� ,+�!���� ���� �� � ��%'������ ��%'���� �� ��������� '������� �� �� ���� ��%0'����� ��� � ��$������ ��������� ������ �� � �9� ������ 34�5� 5�� ��%'��������� �9� ������� ��� $��1������ �� �%'��%����� ��� � ������ ����� ���� ��� =!

Page 9: BUILT-IN SELF-TESTvagrawal/E6970/LECTURES/chap15.pdf · Input Circuit-Under-Test MUX Generator Pattern Hardware ROM Comparator Signature Signature Reference Test Controller Good/Faulty

15.2 Random Logic BIST 497

Primary

Inputs

OutputResponseCompacter

P(with optionalmodifications)

Circuit-Under-TestInputMUXGenerator

PatternHardware

ROM

Comparator

Signature

SignatureReference

TestController

Good/Faulty

PrimaryOutputs

TEST

����� ,+�!� 34�5 '�������

�� $���� ��'���� 5�� �� ����'����� ���� ��� �� ��%'������ ��� ����� �� �&���%������ ����� �$ ������� �'������� ����� ��� ����� ���� �� �&��������� �����

BILBO1LFSR

Linear FeedbackShift Register

Pattern

Compacter

CUT1

BILBO2LFSR

Linear FeedbackShift Register

ResponseCompacter

PatternGenerator

CUT2

Response

Generator

����� ,+�=� �����0'��'��� ��������� �� � 34�5 �%'��%���������

CUT2

LFSR1 LFSR3

CUT1 CUT3BILBO2

����� ,+�/� 7�%'��& 34�5 �%'��%���������

����� ,+�= ���� � 34�5 �%'��%�������� ����� �������� ����� ����) �� � 234D39�6 =./#� � 34D39 �� � ���� �$ � >�'0>�'� �� �� 7L5 ��� �� ����������� ����� �� %��� �� ����� �� ��� �$ $��� %�����

� �� �������� � >�'0>�'��

� �� � ��� � � ����) ���� ��� 2D��6 ������� '������ ����������

� �� �� D�� ���8����� �� ��%'��� � ������� ���'�����

� �� � ���� �����

(�"(*2 �� ���8����� �� �� D�� '������ ��������� �� ���� +&,2 �� �� ������� ���� (�"(*3 �� ���8����� �� � ���'���� ��%'����� �� ��%'��� �� ���'����� �$+&,2� ������ ��� '������ �� ������� �$ +&,3 �� �������� (�"(*3 �� ���8�0���� �� �� D�� '������ ��������� �� ���� +&,3 �� �� ������� ���� (�"(*2 ��

Page 10: BUILT-IN SELF-TESTvagrawal/E6970/LECTURES/chap15.pdf · Input Circuit-Under-Test MUX Generator Pattern Hardware ROM Comparator Signature Signature Reference Test Controller Good/Faulty

498 Chapter 15. BUILT-IN SELF-TEST

���8����� �� � ���'���� ��%'����� �� ��%'��� �� ���'����� �$ +&,3� ������ ��������� '������ �� ������� �$ +&,2 �� �������� �� �� ���%�� �����% $������� ��� (�"(*2 ��� (�"(*3 ��� ���8����� �� ����� �� ��%'�� � >�'0>�'��

����� ,+�/ ���� � %��� ��%'������� 34�5 �����%� (��� "-./2 �� ���� ����%����������� �������� '������� �� ���� +&,2 ��� +&,3� (�"(*3 �� ���8����� ��� ���'���� ��%'����� $�� +&,2 ���� "-./4 �� ���8����� �� � ���'���� ��%'�����$�� +&,3� 4� ��� %��� ��'��� �� +&,4 %��� �� ��� ������ �� ��� �� ���'��� �$+&,4 ��%��� ������� 4� �� ������ ���� %��� (�"(*3 �� ���8����� �� � '��������������� $�� +&,4 ���� "-./4 �� ���8����� �� � ���'���� ��%'����� $�� +&,4�5� ���'��� �$ +&,2 ��� ������� ��� D��, %��� �� ��� �� ��� �� ���'����$ +&,3 ��� ��� ������ ������ ��� ������ %���� ������ ����� ,+�+ ���� ����0�������� 34�5 �%'��%��������� 5� ���� � ������ ���������� ����0'��������� ��� �$ �� 7L5� ���� ���� ��%%�� ���� 5� ���$0���� ������� ��� ��������� ������������ $��% ��� 7L5 ��� �������� �� 7L5S� ���'���� �� �� ���%����'������ ��������� ���� �� ���� 5�� ������ $�� � ������� �%���� �$ ����������������� ���$0����� 4� ��� %������% '������ ���������� $�� ��� �$ �� 7L5� ����''�� �� '������� ��� ���'���� ��%'������ �� �������E�� ���� �� ����

5� �������� $�� ������� ���� ������� �� �� %��� ������ '��� �$ 34�5 ������ ==#�7��� %��� �� ����� �� ��� �� 34�5 ��������� �� ���� �� �� �������0�����0���� ��� �� ������ $�� �����0�� $������ 5� 34�5 ��������� ��� %��� �'����� ���������$�� 34�5 �� ���� �� ��$����� �� �� �� ������ � F���� �� ���0���� %��� ��%���%�E�� �� �� %��� �� %��� ���������

Self-TestControl

CUT1 CUT2 CUT n

Common Bus

...

����� ,+�+� 3��0����� 34�5 �%'��%���������

15.2.3 BIST Pattern Generation

5� $�������� ������� '������ ���������� �''������ ��� ���� �����

,� /*%� 9�� %���� �� �� ����� � ���� ����0'������ ��� 2$��% �� �5)- '�����%6�� � �9� �� �� ��' ��� ��� �� '����������� �&'������ �� ��' ���� ������� ��� �� ��������� $������

!� "-./� ������ %���� �� �� ��� � ��� � � ����) ���� ��� 2D��6 ���������� '�����0�����% ������ 5�� $��1������ ��1����� � ��1����� �$ , %������

Page 11: BUILT-IN SELF-TESTvagrawal/E6970/LECTURES/chap15.pdf · Input Circuit-Under-Test MUX Generator Pattern Hardware ROM Comparator Signature Signature Reference Test Controller Good/Faulty

15.2 Random Logic BIST 499

�� %��� ����� �� ������ �� $���� ��������� ��� �� %���� ���� ���� ������������� ��� �� ��������� �� '��$����� 34�5 '������ ���������� %�����

=� (���� +���� � � ������ ������� ��� �������� �� �&������� ���� ��1����� ��� ��� ��� ��� ��� %�� ���� ��%� �$ �� ��%��� �$ ��'��� �� ���� �� �&�%0'�� ��� ./ ��'��� ��� �� ����0'������ ��������� ������� �� ,BB ��� �������� +, !/B ;++�" ���� �$ ���� ��%� �� �������� ��� !�� '������� ��� �� �%0'��������� 5���$��� ��� ��'� �$ '������ ��������� %��� �� '����������� ���� �� ������ ������� ��1����� %��� ������� ��� �� ��'���� D�� '����������������

/� %���� � +���� � ����8�� �������� ��� ���� ���� �������$�� �� ����0'���������������� ��� ��� ���� ��1���� ���� ���� ��1�������

+� "-./ ��� /*%� 9�� �$ �� %��� �?������ �''������ �� �� ��� �� D�� �� ��'��%��� ���� %��� ��� ��� �������� ����0'������� ��� �� �5)- '�����%$�� �� $����� ��� ��� %����� �� �� D�� ��1������ 5��� $�� ��������������0'������� ��� ����� �� ������ �� � �%��� �9� �� �� ��' $�� � ���������� �'�� ��� ��� �� �%������ �� �� ���'�� �$ �� D�� �� ��� ����� �%������ �� � ���� ���� �� ����� �� ���%��� �� �����0$���� �������� ��,BB@�

.� + ����� 5��������� 4� ��� �''���� ��� '������ ��������� ���� �� � $������� ����� � >�'0>�' ��� ����������� ���� �� ���������� ������ 5� ���� ����'������� �� '������ �� �������� ����%�����

Exhaustive Pattern Generation

6$������ � ���� %����� ��� �������� �� ��� ����

,� F���� �������� ������� ����� �&���� ���

!� F���� ����� ���������� ������

�� �� �0��'�� ������� ��� %��� ���� �� ������� ��� ��� !� ��'�� ������� ��������� �&������� ������� �� �� �%'�������� ��� � � !B� ����� ,+�. ���� ���&������� '������ ��������� �%'��%����� ��� � ������ ��������

������� ��� F&������� 5���� �� �� ��� � 78479� $������ � � �� � � ���� ������ 0"5 ��� �� �� ������ /*% ���� %����'��0��'�� ��������� ���������:%�./; �� ��� ������� �

Pseudo-Exhaustive Pattern Generation

*� ������� $��� %����� �$ '�����0�&������� ��������

Page 12: BUILT-IN SELF-TESTvagrawal/E6970/LECTURES/chap15.pdf · Input Circuit-Under-Test MUX Generator Pattern Hardware ROM Comparator Signature Signature Reference Test Controller Good/Faulty

500 Chapter 15. BUILT-IN SELF-TEST

Clock

ResetQ1 Q2 Q3

DDD Q1 Q2 Q3

����� ,+�.� F&������� '������ ����������

8

7

6

5

4

3

2

1

X

X

X

X

X

X

X

X2

3

4

5

h

f

1

7

6

����� ,+�<� 3���������� $�� '�����0�&������� ��������

,� 4� ����� ,+�< �&������� ������� �� %��� '�������� �� � �������� � ����2���� ���%��������6 //<#� *� '�������� � ����� ������� ���� $���� ����� ������������� $��% ��� )9 ����� �� ������� �� �� ��'�� ����� ��� ��>�0���� ��� ���'��� 4� $��� �� $���� ����� ��� �$��� �� ������ �� '������� �������� ���� ��%�� 4� ��� ���� )9 � �� ��>������ �� ��'��� ������ ����� ��� �� ���� )9 � �� ��>������ �� ��'��� ��� ��� ����� ��� ��� 5���0$��� �� ��� ������ � '�����0�&������� ����0'������ ��������� ��� �� ���%��� ���%������ ��� ��%��������� �$ ��� ��� ����� ��� �� ���� �� � ������%��� �� ���%������ ��� ��%��������� �$ ��� ��� ����� ��� ��� 5� ����8� �$'�����0�&������� ������� �� ��� �� ��%��� �$ '������� �� ������� $��% !+.�� ! � =! O ./ ��� ��'������� � ������� ���� ���������� (������ ���������� ������� �$ �� �����0$����� �� �� $����� ����� $��% ���� 2 �� ���� <���� �� %����� �� �� 8��� %��� ��� ���� ������� �� ���� �� �� ������ %��� �� �� ���� ����� ������ ,BB@ �����0$���� ��������� ��� �$ �� ������ ��'����� ��� �� $��% �� ������ ������� �'�� �� �� �������� �$ ��������� ������ '������ ����� �� !/ '������� ��� ������� ��� ��� $����� ����� $�������� �� ������ �� ������� 5�� �� ������� �� ����� �� ��� ������ �� �� 8��� ����

Page 13: BUILT-IN SELF-TESTvagrawal/E6970/LECTURES/chap15.pdf · Input Circuit-Under-Test MUX Generator Pattern Hardware ROM Comparator Signature Signature Reference Test Controller Good/Faulty

15.2 Random Logic BIST 501

Five-Bit

BinaryCounter

1

Five-Bit

BinaryCounter

2

1

3

2

4

5

h

f

1 for Counter 20 for Counter 1

X

X

X

X

X

X

X

X

1

2

3

4

5

6

7

8

2-Bit

MUX2-1

7

6

����� ,+�"� )�����0�&������� '������ ����������

%��� ��� ����� �� ������ ���� %��� �� ������ �������� ��'��� �� ��� �� �������� �� ������ ���� ������ ������ ���� ��� ������ ��� ������� �5F ����� ���8����� �� �������� '�����0�&������� ����� �''�� ��% �� � 7L5 ���������� �� ������� ���'������ 5�� �� $ ��� ������� �� ��� �� '���������� �''���� �&��������� 34�5 �� � $��% �$ �� ��� ������� �� ��� �� '���������� �''���� ���������� �� ������� �� �� �������� (������ �& ���� ������������ %��� �$ �� �����%�� ����8�� �$ 34�5 ��� �� � 8���0���� ��'���������� ������� ������ �����

!� � ������ %���� �� ����� ����������� 2'������ ���%��������6 //"# ����� �� ��� �&��� ������� ����� �� ����� �� ������ �� 7L5 ���� �%���������������� ��� �������� ������������ ��� ����������� F�� �$ ���� �� �������&����������

=� � ���� %���� �� ����= � ���� �� ������� ,=. ,/< //" .",# �� ����� ������� �� '���������� �� ��� �������E��� '��� ��� ��� �' $��% )4� ���� '�������� ��'��� ��� ��� $��% �� '�������� ���'��� �� �� )9�� F��'�������� �� ������ ������������ ���� �� ��%������ '��������� ��� ��%������ �� ��� ���0����������� ������� ��� ��� �� �� 7L5 �� �������E� ��� '��'������������ �� �� '��������0�����0�����

/� � 8��� %���� �� ������ ����� ����������� ."!# ��� ��%����� ����� ����������� $�� ��������� ������� �� �� '��������0�����0���� ��� ����= ����� �� ������� �� ������� ��'��� �� �� '��������0�����0�����

������� �� )�����0F&������� )������ -��������� -��� 2>�7 ��� �� ���� $������ ���� � � � ��� ���� ����� ����� �� �� ������ �� -���� 2>�?� 0 ���� $������ � ���� � �������� �� � ��� �������� � +&, � � ��

Page 14: BUILT-IN SELF-TESTvagrawal/E6970/LECTURES/chap15.pdf · Input Circuit-Under-Test MUX Generator Pattern Hardware ROM Comparator Signature Signature Reference Test Controller Good/Faulty

502 Chapter 15. BUILT-IN SELF-TEST

100

90

80

70

60

50

40

30

20

10

0101 100 1000

% F

ault

Cov

erag

e

Number of Random Patterns

(b) Bottom curve -- unacceptable random pattern testing.(a) Top curve -- random pattern testing with acceptable fault coverage.

����� ,+�;� �����%0'������ ������� ��� $���� ����������

��� � ��� ���������� ��� �� �� ���� � � � ��� �� � � �� �� ���� �� 0��

Testability vs. Random Pattern Count

�����% '������ ������� ��� ������������ �� ������� ��� ������� ,+ ,. !B# )����� ��� ��7������ +,!# ��� F���������� ��� D�������% !B;#� ����� ,+�;2�6���� �� �� �����0$���� �������� ����� �� � �������%�� $����� ������� ,BB@ ����� �� ���� �$ ����%��� ��%���� �$ �����% '�������� (������ ������� �������� ������� ��������� ����� ��� 2)D��6 ������� �&���� �� ������� ���� ������� ,+�;2�6 ��� ���� ��� ������ ���������� � ����� ��������� ��� ������������� ��1���� �&������� ��������� �$ ����������� ������� �� � %���8������ �$ ��������� � � � ����� 2�)-6 ��� � ���� � � ��������� ���� � � � ����� �� ������� ������ �� ����'����� $���� ��������� �� '������ �������� �''���� �� ��1���� ������� ;"@ �����0$���� �������� $�� ������������

9�� ��� ����%��� �� ��%��� �$ '�����0�����% '������� ������ $��% �� ��0����� $���� �������� ��� ����� �� ��� �$ ���0��0������ $����� .<# �� �� ������������������ +;,#� � %������ �� %��� '������� �� ��%%�� $�� 34�5 �� $��� $������%������� �� ���������� �� �''��'����� �����1�� $�� ��%���������� �������� �� ������� ������ �� ���� ������ ���������� 2))�)6 �����1�� !,B#� 4$ �� ���� ��01����� �� ��� ���� $�� $���� ��%������� ��� ��� ������� ��� �����%������� �5)- �������� ���� '������� $�� �� ���0��0���� $����� ��� �%��� ���� '������� �� � �9��� �� ��' $�� � ������ �'����� �$ 34�5� ������������� ��� ��� %���$� �� �������

Page 15: BUILT-IN SELF-TESTvagrawal/E6970/LECTURES/chap15.pdf · Input Circuit-Under-Test MUX Generator Pattern Hardware ROM Comparator Signature Signature Reference Test Controller Good/Faulty

15.2 Random Logic BIST 503

Xn-2 X1 X0

h1h2hn-2hn-1

Xn-1

D FF D FF D FF D FF

����� ,+�,B� �������� ������ $������� ��$� ���������

Xn-1 X1 X0

xn-2

xn-1

Xn-2

h1h2hn-2hn-1

CLOCK

1x

D Q D Q D Q D Q

����� ,+�,,� ������ ������� ������� $�� �������� D���

�� �%'���� ����������� !,B#�

Pseudo-Random Pattern Generation

5� ��� � � ����) ���� ��� 2D��6 '������ ��������� �� %��� ��%%�������� $�� '�����0�����% '������ ���������� .<#� 5��� '������� ��� ��� �$ ����������� '��'������ �$ �����% ��%���� ��� ��� �������%������ ��������� �� ��������� '������ ��������� ��� ��� ����$��� ��'������� ��� �� ��������� $�� 34�5�*� �� ������ ����� ��� !� ��'�� ��%��������� ��� ���� ����0'������ ��1������ %������� �� ��������� �� ������ ������� $���� ��������� 4� ������� '�����0�����%'������ ���������� ��1����� %��� '������� ��� �����%������� �5)- ��� $���� ����&������� ���� ==#�

Standard LFSR and Equations. ����� ,+�,B ���� � ������ $� ��� $����� �*/ �� ,�� 2 ��� � � ����) ���� ��� 2D��6 !B. !./#� 4� ���������$ � >�'0>�'� ��� ������ $����� �*/ 2M9�6 ������ 4� �� �� �&������ �&�������09�D�� ������� �� $������� ������� �$ M9� ����� $���� �&�������� $��%�� �� �����5� ����� �$ ���� ������� �� ��������� �� �''����& � ��� ����� �� ���� ��$�������%'���� ��� �������� 5��� ��� � >�'0>�'� 2����� ���� ��6 �� ��� �� ������ ���0����� D��� � '��'����0�������� D�� ��� $������� �� � ����0�&������� ����0'������ ��������� �� �� ��� ����� ����� !� � , �������� ������ �� ���� �%���������� ����� �� ��� B ����� �� �� >�'0>�'�� 5�� �� ����� �� � ��$���� � ���� D���

Page 16: BUILT-IN SELF-TESTvagrawal/E6970/LECTURES/chap15.pdf · Input Circuit-Under-Test MUX Generator Pattern Hardware ROM Comparator Signature Signature Reference Test Controller Good/Faulty

504 Chapter 15. BUILT-IN SELF-TEST

%�$������ ���� ��1������ $��% ��� D��� ��� ���� ���������� '��'�������

� 5��� �� ��� '������ �$ � ����������� ���� ��� ��� '������ �$ ��, �����������E������

� 5��� �� �� ������ ������ ��� ��� ��� ��� ��1������ �� �������� ��� ������������ ��$��� ��1����� 2�� �� ��%� D��6 ���� �� ��������� �� !��� � ,��� '�������� ��� ���� ��?�� �� !��� '�������� +=!#�

4� ����� ,+�,B ��� ��' �������� �� ��������� �� '������� �� ������� �$ $�������$��% ��� '��������� >�'0>�' '������� ���� >�'0>�' '������� ����� 5�� �� ����������� ������� �� 2B � � � � � ,6 �� , �$ �� $������� �&���� ��� �� B �$ ���� ���� $������� �� ��� '��������� '�������� ����� ,+�,, ���� �� ������ ��������%'��%������ ��� �������� 4� �� ������ ������� �$ �� �� �� B ��� ���� �� ��M9� ���� �� �� $������� ������� $�� ��� ��� '�������K �������� �� M9� ���� ����������� ��%�%��� ��� �� ��� -����� 8��� ��%��� �����% %����'�������� �� � ���1�������� �� � ���� ��$� �� �� D�� �������� �� ��� ��� ��� �� �������� �'��������� �� M9� 2�6 �'������� 5���$��� �������� �� �1�������� �� M9� ����������� ��B�B O B B�, O , ,�B O , ��� ,�, O B� 5�� �� ������� ���� ��� �� ������� ��������� �� M9���� ����%����� 5� $�������� %����& �����% �$ �1������� ����������� �����%�

����������

��2�H ,6��2�H ,6

�������2�H ,6����2�H ,6����2�H ,6

����������

O

����������

B , B � � � B BB B , � � � B B���

������

������

B B B � � � , BB B B � � � B ,, �� �� � � � ���� ����

����������

����������

��2�6��2�6

�������2�6����2�6����2�6

����������

2,+�,6

5�� �����% �� ������� ���

���� � � ����� 2,+�!6

5� 8��� ����%� �$ �� �� B �&��'� $�� �� ���� ��� �� �������� ��� �� >�'0>�'���$� ����� 5� !�� ����� �� ����%�� ��� ,�� ����� � � ,�� ���� ��� ���������� %����& �� �������� ��� �� �������� ��'�� $��% �� ���� ������ �� �����%��� �� �� 8��� ����%� �� , �� �������� ��� �� ������ $���� ���� ���� ����

����� �� M9� $������� �������� 5� ��%������ ���%���� �� �� �� ��� ��� ��$������� ��������� �� ��� �������� ����� �� ��%������ >�'0>�'� $��� �������� ���� �� ���� *� ���� ��� �� ��� D�� ������ �� ��������E�� �� ��� E������4$ ��� ���� ���� �� $������� ������� ��� �� ���� ��$�� �$ �� >�'0>�'� ����������� '������ ��� E���� ��� �� D�� ����� ��� �� �� ���0E��� ������ ���� ����� H �'������ �%'���� �� ��� %����& �����% �� �������� �� M9� 2�6 �'�������

4$ � �� �� D�� ������� ����� �� D�� ���� '������� ����� �� ������� � ��� � �

�� � �

�� ���� 5� ����$ � ��� �� �� �%������ ������� � ��� ����

��

�� � 2,+�=6

Page 17: BUILT-IN SELF-TESTvagrawal/E6970/LECTURES/chap15.pdf · Input Circuit-Under-Test MUX Generator Pattern Hardware ROM Comparator Signature Signature Reference Test Controller Good/Faulty

15.2 Random Logic BIST 505

���� � �� �� �������� %����& � �� �� D�� ����� ����� 2���� ��� � O B $��� � �6 ��� �� �� ����� �� �� ��������� ����$� ������ ��� %����'���������� � �� �1�������� �� ��$���� � ��� ����� �� � >�'0>�' �������� �$ ��� D���5���$��� �� ���� �� �� �� �������� , �� O � � �� O � �� O � � �� O �� ��� �� O � � ���� O �� ���� 5�� ������� �����% ��� �� ��������� �� �������� ���� �����������

�2�6 O ��� � � �� 2,+�/6

O , H ���H ���� H � � �H �������� H ��

5�� '�����%��� ������� ��� �� ���� �� '������ �� D�� ��������

Pattern Length and Detection Probability for LFSRs. ��� � ��� +;,# ��0����'�� � %���� ��� ��� ����%��� ��� �� $���� �������� �$ � ������� '������ �� ���� �� �� ���� ������ 5� $���� � � ����� ���������� �� �� '���������� �$ ��0������� �� $���� �� � �����% ������ ��� �� ��'�������� �� �� ������������ �2�6 �$���������� $������

�2�6 �� O ������� �$ ���������� $����� ��� '����������

�$ ��������� ������� � ��� �H ��� 2,+�+6

�2�6 �� ���0E��� ��� '������� ���� ��� B � � � ,� ���� � ���2�6 �� O ,� 5��

����%�� ��� ��� $����� ��� ���0E��� ��������� '������������� 4$ ��������� $�������� '������ ��� �� $��%������� ��� �� %���8�� �� ������ � !��� � ��� �������� Æ2�6 �� �2�6 ��� ��� �� �������� ����� ��������� �� ,� 5� %�������� �$ �� �����$������� ���� ��� �� �� $������� �$ ��������� $������ �� 34�5 '�����0�����%������� ���� ��� �2�6 �� $����� ��� ��������� '���������� �� 5� %��� ���������%��� ���� $����� �� � '�����0�����% ������ �� � �2�6 ��� 5� %��� $���� ���������$ �� 8��� '�����0�����% ������ ���

�� O

� �

� �2�6 ��

�$��� ��%����� �� $���� �������� �� �� 8��� ������ �� ��������� '���������� ���0��������� ����%�� 2,� �6 �2�6� 5�� ����� �� �� %��� $���� �������� �$ � ��������

�� O ,�� �

2,� �6� �2�6 �� O ,� �2�6 2,+�.6

���� �2�6 ��'������� �� ����� ��������� 4$ ������� ��� ��������� �����%����������� ��� � �� �� ����� ��%��� �$ $����� ��� �� $���� �������� �$��� �� 8��� ������ ����������� ���

�� O,

�H

�,� ,

��

� �2�6 ��

Page 18: BUILT-IN SELF-TESTvagrawal/E6970/LECTURES/chap15.pdf · Input Circuit-Under-Test MUX Generator Pattern Hardware ROM Comparator Signature Signature Reference Test Controller Good/Faulty

506 Chapter 15. BUILT-IN SELF-TEST

���� �� 8��� ���% �� �� �������� ��� �� �� �������� $���� ��� �� ������ ���% ���� �����% �������� $��% �� ��%������ $������ )��������� ����������� ��� ��������� �''��&�%����� $�� �� �������� �$��� � ������� ��� ����������

�� � ,� �2�6 H�

�2,+�<6

���� , � � � � � 5�� �� ����� $�� � ����� ��%��� �$ ������� '������� ��� �������� ��� �� �����8������ �%����� ��� �� $���� ����

���� �������� ��� ������ ����� ��� ��� �� ����%���� �� � $���� ��%��������$ � ��%'��� ��� �$ $����� ��� $���� ���''���� 5� ���������� � ����� 2��6�������� �$ � $���� �� �� ������ ��%��� �� ��� ��� $���� �� 8��� ��������� *������� �� �� �� ��%��� �$ $����� ���� �� ����� �� �� 4$ �����% ������� ������������ ��� �� ��%'���� ��������� '���������� ������������ ���

�2�6 O,

��

���

�� �� 2�6

���� �� �� �� ��%��� �$ $����� �� �� ��%'�� ��� �� ��%������ ����

��O �� �

���

���

5�� �&'������� �� ����� ��� �� ������ 5� �������� ��� ��� �� ��������� ���

�2�6 O��2 H ,6

��2�H H ,6H

,

��

���

�2� H ,6��2�H �62�H �H ,6

� 2,+�"6

�������� �%'����� �� ��������� �� ��� ������� �� ��� $��% $���� ��%������� �����$���� ��%'���� ��� ��� �2�6 �� ��%'����� 5� ����� ��� �� �� ����%���� �����F1������ ,+�. $�� �����% ������� ��� F1������ ,+�< $�� �����%�����������0����������������� 5� � � � ���� �� ������ � '���'���8�� $���� �������� ��� �� '���������� ��������� F1������ ,+�. �� ,+�< ��� ������� �� ��%��������� 5� $�������� �2�6��� �2�6 ��'������ �� ������� ������������ 5�� ��� �� �����%���� ��'���������� 2���7�'��� .6 ���� �� ��'������� �� ����������� �� �����% ������� ��� �� ��� ������ �����%���� $��% �� $���� �������� ���� $��% $���� ��%'���� ����� � '���������34�5 ������ ��� ����� �� ����� %����� 5�� %�� �� %��� ���$�� �� �� ����������� � ��'�������� ����%����

*����� � ��� <B!# '������ � %���� �$ ����%����� �� ���� ����� ������ �������� � ����� ���� ���8����� ��� �� �� '���������� �$ ��������� � $���� ��� !'�����0�����% �������� (������ ��� ��1����� �� �&������� $���� ��%������� ����� $���� ���''��� �� �����%��� �� ���8����� ����������� ��A��� ��� 5��E�� +=!#������ � ���� ����� $�� '����� �����% ������� ����� ����%�� $���� ��������� '���0��������� ��� ��� ��������� ��� ������ 5�� ����� ����� ��1���� � ������ $������%�������� *�����%� <!=# ��� ����� ��� 3������ +.<# ���� '������ %����� ������%��� �� ���� ������

Page 19: BUILT-IN SELF-TESTvagrawal/E6970/LECTURES/chap15.pdf · Input Circuit-Under-Test MUX Generator Pattern Hardware ROM Comparator Signature Signature Reference Test Controller Good/Faulty

15.2 Random Logic BIST 507

2x

2X

1X

0X

h1

RESET

D Q

MR

MS

D Qx

MR

D Q1

CLOCK

����� ,+�,!� F&�%'�� �&������0M9� �������� D���

5���� ,+�=� )������ ��1����� $�� D�� �$ ����� ,+�,!��� , B B , B , , , B�� B B , B , , , B B ����� B , B , , , B B ,

������� ��� �������� D��� -��� 2>�23 @?43A ��� �� $���� $� ���'*/ ������ "-./ ���� ������ ���� ���������� �2�6 O , H �H ��� ,��� 2>�4��� �� ���� � �� �� � � �� � �� ��� "-./ �� � ������ � � �� �882��,� ������ ���� ���������� �2�6 �� �� $� ����'*/ "-./ � �� ��� ���� ��� ��� � ��� �� ������� B���B�� � ����� ���� �� ��� ���������� �� � ,2��6 ������ �� ����� B���B�� � ���� �� �� ��� �� �� � � �� ��� �� O ,� �� � ��� � �� �� � �� � ��� �� � ����� B���B�� � ��� ���� �� ,� � ����� ���� � � �� �� ������ ���� ���������� �� �� ����� ������ "-./� � � ������ �� �� � �� .�� �2�6 O ,H�H��� C �� ���� � � ����� ��� �� �� � ����� � � � � �� �� ,� ��� �� ����� ������� ���D� �� �� �� �� ��� �� �� ���� � �� �� �� ��������� �� ������ ������ ,�� "-./ ���� � �� �� ������� �� �E �

����2�H ,6��2�H ,6��2�H ,6

��� O

���

B , BB B ,, , B

��������2�6��2�6��2�6

��� 2,+�;6

������ 34�5 �� ���� �� �&'������ ����� �� �� ��������� ��� �� ������� �� �&��������� ��� ���� ���� ��� � '��������� '������� 5�� �� ������� � ����� '������ �������� � � ��� �� �''��� �� �� $����� ������� ���'��� ��� ��� ���� �� �� 34�5���'���� ��%'����� ��� ��'������ �� '������ ����� ������ �� ��%� ����� ������ ���''��� ������ ����� �� ���'���� ��%'����� �� �� M9���� �����% �� ���� �� ������������ ���'����� $��% ��� ����� ������ ���� ������ ��� ����� �� 34�5 �����%��� ���� �� ����0%����� ���'����� 5�� ���� ����� �� ������� ������� �� ����'�� $����� ������� �� � ���� �������� 5���$��� �� %��� ����� ��'������ ��� �$ ��D�� '������� %��� ��� ���� ��� �� %��� ��� ��������E� �� D�� �� ��� E���� �� �� ���� ��� ����8������ �� �� ��� E��� ������

Modular LFSR and Equations. 5� ������ ��� ��� $����� �*/ �� ,�� 3D�� �� ��������� �� � ��%'����� %����& �� � �

� ��� �� �� �����'��� �$

Page 20: BUILT-IN SELF-TESTvagrawal/E6970/LECTURES/chap15.pdf · Input Circuit-Under-Test MUX Generator Pattern Hardware ROM Comparator Signature Signature Reference Test Controller Good/Faulty

508 Chapter 15. BUILT-IN SELF-TEST

X0 X1 Xn-2 Xn-1

hn-1hn-2h2h1

D FF D FF D FF D FF

����� ,+�,=� ������� D�� �&�%'���

X0 X1 Xn-1

hn-2 hn-1h1 h2

CLOCK

1

D Q D Q

x

D Q D Q

X

x xn-1n-2

n-2

����� ,+�,/� ������� ������� $�� %������ D�� �&�%'���

��� 4� �� ������ �� �������� M9� D�� ������� �� $������� M9� ����� ��� �������������� ��A����� >�'0>�'�� 5� %������ D�� ��� ��� ��%���� $����� ��� ���������� D�� ������� �� �� �� %��� ��� M9� ���� ����� ������� ��A����� >�'0>�'�� (������ ��� �� ������� ��� � ������� ������������� �� ������� ������� �������������� ������ ��� %��� ����� ����� ������� >�'0>�'� ��� ���� ��� M9� ������� �� $������� ������� �$ �� �&������ M9� D���

����� ,+�,= ���� �� %������ D�� ��� ����� ,+�,/ ���� �� ������ D��������� �%'��%��������� 5�� ������� �%'��%���� ���� �1��������

������������

��2�H ,6��2�H ,6��2�H ,6

�������2�H ,6����2�H ,6����2�H ,6

������������

O

������������

B B B � � � B B ,, B B � � � B B ��B , B � � � B B �����

������

������

���B B B � � � B B ����B B B � � � , B ����B B B � � � B , ����

������������

������������

��2�6��2�6��2�6

�������2�6����2�6����2�6

������������

2,+�,B6

5�� �����% �� ������� ���

���� � � ����� 2,+�,,6

5�� ������� �����% ��� �� ��������� �� �� ������ ���� �����������

�2�6 O ��� � � � � 2,+�,!6

O , H ���H ���� H � � �H �������� H ��

4� ��� D�� �$ ����� ,+�,= � ���� ��$� �� �1�������� �� %����'����� �� ���������������� �� � ��� ��� �������� ��� ����� �� �� ������������� '�����%��� ���

Page 21: BUILT-IN SELF-TESTvagrawal/E6970/LECTURES/chap15.pdf · Input Circuit-Under-Test MUX Generator Pattern Hardware ROM Comparator Signature Signature Reference Test Controller Good/Faulty

15.2 Random Logic BIST 509

������� �� ��%������� F���� D�� ��� �� �����E�� ����� �� �������� �� %������$��%� 3�� ��� M9� ����� ���� �� �� ��%��� �$ ���0E��� �� $���������������� �� �� D���

������� ��� ������� D��� -��� 2>�2> ��� �� $���� ������ "-./��� �� ������ ���� ����������� ����� ���� � �� ��� ������� �� �E

��������������

��2�H ,6��2�H ,6��2�H ,6��2�H ,6��2�H ,6��2�H ,6��2�H ,6��2�H ,6

��������������

O

��������������

B B B B B B B ,, B B B B B B BB , B B B B B ,B B , B B B B BB B B , B B B BB B B B , B B BB B B B B , B BB B B B B B , ,

��������������

��������������

��2�6��2�6��2�6��2�6��2�6��2�6��2�6��2�6

��������������

2,+�,=6

X0 X1 X2 X3 X4 X5 X6 X7

h2 h7

CLOCK

x1

D Q D Q D Q D Q D Q D Q D Q D Q

x x x x x x2 3 4 5 6 7

����� ,+�,+� ������� D�� $�� �2�6 O , H �� H �� H ���

Primitive Polynomials. 4� �� ���� ��������� ��� �� D�� �������� ��� '�������!��, '�������� )������� ��� *����� +!,# ��� ���������� �� ���������� ����������� �����$� ��� ��1����%��� �� �� ��� � ������� '�����%��� $�� �� D���

,� 5� '�����%��� %��� �� ����� ��� %���� ��� �� �������� �$ �������0����� � ���% �$ �� ������������� '�����%��� %��� �� ,� �� ��%������ D�� ��� %���� ��� ��� � >�'0>�'� %��� ���� ��$� ����� M9������ $��% �� ����� �� ��� ����� ���� ��� %��� ��� $��� ���� ��0������ ���� ��� �� �� �������� D�� ��� %���� ��� ��� � >�'0>�'� %������� ��$� �������� $��% ���� ����� ���� ��� ����� �� ��� %��� ���$��� ���� ���� ���� ����� �� M9���� $������� ��������

!� 5� ������������� '�����%��� %��� ������ �� '�����%��� ,H�� $�� � O !��, ��� ��� $�� ��� �%����� ����� �$ ��

3������ � ��� .<# ��� '������� ������ �$ ������������� '�����%���� ��� ��� '��%0����� ��� ����$��� �������� $�� D��� 2��� �''����& 3�6

5� �������� '�����0�����% �� �� %��� $��1������ ���� %���� $�� 34�5 '��0���� ���������� ==#� (������ �� %�� ��1���� �������� $���� ��%������� �� ���������� $���� ���������

Page 22: BUILT-IN SELF-TESTvagrawal/E6970/LECTURES/chap15.pdf · Input Circuit-Under-Test MUX Generator Pattern Hardware ROM Comparator Signature Signature Reference Test Controller Good/Faulty

510 Chapter 15. BUILT-IN SELF-TEST

Weightselect

W1W2

X7 X5X6 X4 X3 X2 X1 X0

(a)

y

z

...X 1

X32

(b)

D Q D Q D Q D Q D Q D Q D Q D Q

1/21/41/81 of 4 MUX

1/16

Inversion

����� ,+�,.� *������ '�����0�����% '������ ����������

Weighted Pseudo-Random Pattern Generation

5� ������ �� ������ ���� $���� ��������� ��� ������ ���� ������ ��� ����0$��� ������ ���� ��%�� ��� �� �� ��������� �$ �� ������� '�����0�����% '���������������� *�� ��� ���� �$ '������ ��������� ��� ��� ��A��� �� '�������������$ ���������� B� �� ,� �� ��� ��'�� �� ����� �� �%'���� �� $���� �������� ������������� ���� ������ ����� ,+�,.2�6 +=! <B.# ���� � ������� '�����0�����%'������ ��������� �%'��%����� ��� '�����%%���� '������������ �$ ���������� E�0���� �� ���� �� �� )4�� 5�� '������ ��������� �?�������� ����� ��� ���0��0������$������ 4� '�����0�����% ���� ��� ��'�� ��� �� '���������� B�+ �$ ����� ����� � B�� � ,� 4� ������� '�����0�����% 34�5 �� '������������ ��� ��A����� �� %��� ��%��� ������ ��� ����� ���� ������ ���0��0������ $������ 9�� %���� ���� ��$����� �������%��� � ������ �� %����'��0����� ��� �� '���������������� �����E��� �� ���0��0������ $����� !,B#� ������ %���� ���� � �������� �� �������� �� ������� ����� ��� ��� ������ �� �5)- �����%� �� '������ ���������� ����� ����� *����� ��� �����E������� �� ����� �� ��� ������ �� � �9�� 9��� ;"@ $���� �������� ��� �������� !,B#$�� ,B ������� �� ��%� �������� �� �����%�����������0��������� ��������

�� �� =!0��� ����%���� ��������0'��'����� ������� �$ ����� ,+�,.2�6 �� ������� ������ �� $���� � �����0��0B ��� ��'��� %��� �� ,� 4$ ���$��%��0�����������'�����0�����% '������� ��� ���� �� ��������� '���������� �� !��� ������� ������� =! ��'���� 5�� ���� ���� �� ������'����� ���� ������� ��%��� )�����0�����%'������� ������ ������ ,BB@ $���� ��������� 4$ ������� �� ����� ��� ��� ��'���� , ��� '���������� �$ =,�=! ��� �� $���� � �����0��0B ����� �� �������� ���'���������� 2=,�=!6�� O B�=.! +=!#� 5�� %���� ��� �� ������� ���� ���� ������������ ��� �� �� ��������� �� ������ �� $����� (������ ��� ��� ��� ���� ��'�������0��0, $���� ����� �� �������� ��� '���������� 2,�=!62=,�=!6�� O B�B,,." ���� ������� ". ������� ����� �� ������ �� ������ ��� $����� +=!#� ����� ,+�,.2�6���� �� ��A������� ����� '�����0�����% '������ ��������� +=!#� 4$ ��� D������� �� '���������� �$ B�+ �$ ����� ����� B �� , ��� �� ������������� ����'������ �$�� ������ �� �� ���� D�� ���� ��� ������ � D�� ������� ������� �� � , ������� �� ��� ���� ���'�� ��� '���������� B�+�� 9� ����� ��� 4�CF�5F�� ����� ���� �� ������ ���� '������������� 4� ��� �&�%'�� �� ����%��� ��� ��������

Page 23: BUILT-IN SELF-TESTvagrawal/E6970/LECTURES/chap15.pdf · Input Circuit-Under-Test MUX Generator Pattern Hardware ROM Comparator Signature Signature Reference Test Controller Good/Faulty

15.2 Random Logic BIST 511

CLOCK

QD

C C150

D Q D Q90

C

D Q150

C C90

QD90

����� ,+�,<� ���0����� ����� �������� ����%���� '������ ����������

�� �LM �� � '���������� �$ ,I! �$ ����� , ��� �� ������ ��� $��% �� ������ � '���������� �$ ,I/ �$ ����� , ����� �� �� �� ��� �$ ��� ���� ��� ���'���������� ,I! �$ ����� ,� 5� ���� ��� $��% �� ���� �� '���������� �$ ,I" �$����� , ����� �� �� �� ��� �$ ���� ���� ��� ��� '���������� ,I! �$ ����� , ��� �� ��� 4$ �� '�����% �� C ���� � �� ����� �� ������ �� ,I,. '���������� �$���������� � , ��� �� ��� �� ��� ��� ������ �� , ��� �� ������� ��� � ��������� ,+I,. '���������� �$ ����� ,� 5�� �� ������� �� M9� ���� $�������� ��� ��� '�����%%���� ��������� �� �� $���� � �����0��0B ��� ��'�� ����� ������� � ,��� '���������� �$ , � 2=,�=!6 O ,�=! +=!#� 5��� �� �� ��%%�� ����� ��� $����� $����� �� ��� ��?����� ������ %��� �� ������ $�� ��� ������� ��'��� 5� %���'�����% ��� ������� '�����0�����% 34�5 �� ��� ������� ��?����� ����� ���� �����1����� �� ����� �� ������ ,BB@ �����0$���� �������� ��� $�� ��� ��� ��� %����������� � ��%��� �$ �����% '������� </ =/< +,< <B. <=; </B#� 5� %����'������� ���� ���� �� �&������� '������ ��������� ������� ��������

Cellular Automaton Pattern Generation

+ ����� �������� 27�6 ��� �&������� $�� '������ ���������� ������� ��� ���� ������ �����%���� ������������ ��� D��� =B<#� � �������� ����%���� �� � �������������� ��� ������� ����������� =B. =+= +=! .;,#� F�� ���� ��� ���� ��������� ��� ����� ��������� 5� ����������� ��� �&'������ �� ����� ��� �����%��� ����&� ����� ����� �� �� ����� �$ �� ����S� ��������� 4$ ���� " ��� ���� ���� ��� ����������� "� , ��� "H , ��� �� $�������� ���� ������ �� �8 ��� �� ��������������� �� �� $�������� ����� ���������� ������

����2�6��2�6����2�6 ,,, ,,B ,B, ,BB B,, B,B BB, BBB��2�H ,6 B , B , , B , B

!� H !� H !� H !� O ;B

5� ���% �� �8 ��%�� $��% �� ����%�� �1�������� �$ �� ������ ���� $�� �� ��&������ �$ ���� " <="#� 4� ��� ���� ��2� H ,6 O ����2�6 � ����2�6� ������ �������� �� 2>8 �� �%'��%����� �� ��2�H ,6 O ����2�6� ��2�6� ����2�6� ����� ,+�,< +=!#���� � ����� �������� ����%���� ����������� ����� ����� ;B ��� ,+B �� ��� ����������� � ��� +"+# ��%��������� �� ���%��'��% ������� � ���0��%�������� ����������� �������� ����%���� ��� �� D�� ����� �� ��%� ����������� �������������'�����%���� (������ ����� ��1������� %�� ����� ��?�� ������� �� 7� ��� ��D��� 7�� ��� �� ��$�0������� ��� ����� ����������� ������ D��� ��� �D�� '������ ��������� ��� �� %��� %��� �����% ������ �� ����� ������ '���

Page 24: BUILT-IN SELF-TESTvagrawal/E6970/LECTURES/chap15.pdf · Input Circuit-Under-Test MUX Generator Pattern Hardware ROM Comparator Signature Signature Reference Test Controller Good/Faulty

512 Chapter 15. BUILT-IN SELF-TEST

��$���� ,"!#�

Test Pattern Augmentation

4� ������� �''��������� ������� ����'��� �&����� ������� ,BB@ �����0$������������ �� ��1������ 5�� �� ���� ��1����� ��� �� ���%��� �� ��� �$ '���������������� �� �� D�� �� � 34�5 ������� %���� �� ����� �� ������� ����0'�������$�� �� $����� %����� �� �� D�� '������ ��1������ *� ��� �������� �� %���$��1������ ���� %����� $�� ���%������ ����0'��������

Adding a Secondary ROM. 5� ��%'���� ��� �� �������� �����0$���� �������� ��,BB@ $�� � 34�5 '������ ��������� �� �� �������� �� '������� ��� �� �5)- ����$�� �� �����%0'������ ��������� $����� �� �� 7L5 ��� �� 34�5 '������ ���������%����� ����� �� ��������� '������� �� � �9� ��� ��� �' � ������ ��0��' ����'������ ���������� �'��� 5� 4�'�� �LM ����� �� �&��� ������� %��� ��� ���������� �� ��'�� '��� �� 34�5 '������ ��������� �� �� �9� ���'�� �� �� )4���� �9� '������ ���������� � ��%'�� ������� ������� ������ �� �9� ����� ����$ ��� ���������� 5� ������������ �$ ��� %���� �� �� ������� �������� *����� %���� �� �� �&���%��� �%'������ �� ��� � ����0'������ ��%'������ '�����%�� ��%'��� �� ����0'������� $��% �� �5)- '�����% ���� �� %���%�% ��%��������� �� ������ �� �����%0'������ ��������� $������

Additional Methods. 9�� %���� � � ���� � ��F������ +=!# �������� ��%'��0��� � ���� ���� '������ ��� ��� ����� � ����� ��F���� �� �������� � ��������$ ������� �� �� ���������� �$ �� '������ ��� �� ������ �� � �9�� 9��� �'0'������ �%��� �� �����%������� '������� �� ������ �� �����%0'������ ���������$����� �� �� D�� '������ ��1����� .<. </,#� ���������� �''������ ,// .<+#�����$��% �� '������� '������� �� � '�����0�����% '������ ��������� ���� � ������� ������ ��� '�������� �� ������� $���� ��������� 5� �5��034�5 ���%� �%0���� � �%��� ��%��� �$ '������� �� ���� �����%0'������0��������� $����� �� �� �������� .<"#�

15.2.4 BIST Response Compaction

������ 34�5 �� �� ��������� �� ������ �� ����%��� ��%��� �$ ������� ���'������� � %��������� ��E� ��� ��� �� ������ �� �� ��'� �� �&�%'�� �������� �������� ��� � ������� '������ ��������� ��� ��%'���� + %������ ���� '������������� ������� ��� ���� ���� ��� !BB )9�� 5� ����� ��%��� �$ ���'����� ������ +� BBB� BBB � !BB O ,� BBB� BBB� BBB #���T 5�� �%���� �$ ��$��%����� ������ �������%������ ������ �� �� 7L5 �� �� ������� ���'����� %��� �� ��%'������

Definitions

� �������� G ������ ������� ���'���� ��%'������ ������� �$ �� ��$��%����� ���� �� �� '������� ��� � ��������� �$ � ��� %����� %�� %��� �� ���� %�����

Page 25: BUILT-IN SELF-TESTvagrawal/E6970/LECTURES/chap15.pdf · Input Circuit-Under-Test MUX Generator Pattern Hardware ROM Comparator Signature Signature Reference Test Controller Good/Faulty

15.2 Random Logic BIST 513

��������� ��� �� ������ ��������� 4� ��� ����� � $������ ������� ���� '��� ��������� '�������

� 7�%'������ G � %���� �$ ����������� �������� �� ��%��� �$ ���� �� ���������� ������� ���'���� ������ ������� �� ��� ��%� ��$��%����� �� �����

� 7�%'������� G � %���� �$ �������� �� ��%��� �$ ���� �� �� �������� ����������'���� ������ ������� �� ��� �� ��$��%����� �� ���� �� �� �������� ���'����1����� ��� �� $���� ����������� $��% �� ��%'������ ��1������

� ��������� G � ����������� '��'���� �$ � ������� ������� � ��%��� ��%'���� $��� ������� $��% ��� ���'����� ������ ������� ��� �� '��'���� ��� $����� �� ��������� ������� ����� �� ��������� �� ������� $��% ��� �$ �� ���� %������

� ��������� �������� G � %���� �$ ������� ���'���� ��%'������ ������ ������� ������ �� ������ ���� ������� ���'���� �� ��%'����� ���� � ���� ������ ������ � 5� ������ ������� ��������� �� ��������� ������ �� ������� '�������� �� 7L5 ��� ��� ��%'���� ��� �� ���� %����� ��������� �� �����%�������� �� 7L5 �� $������

� 5��������� 7���� ���'���� 7�%'������ G � %���� �$ ���'���� ��%'�������� ��� �� ��%��� �$ ����������� $��% B �� , ��� , �� B �� ������� )9� ���������� �� ������ � ������� ����������

4� ��� %����� �� %��� ���������� ������� ���� ��� ��� ����������� 7��0���� ���'���� ��%'������� �� �������� ������� �� �������� ���'�� ��1����� 2,B� ������ �� ����� �&�%'��6 ��� �� ��%'������ ����������� $��% �� ��%'������ ��1������7�%'������ ������ ������� �� ��$��%����� ���� �� ������������ �� �������� ����������'���� ��$��%����� �� ��� '�������� 7�%'������� ���%�� �� '������ ��� �%'���0����� $�� 34�5 ���'���� �������� ������� ��� �����1������ ������ �� ��� ����%��$ ���� �� �� ��� ���� ��%'������ ���%��� 4� %���%������ ����� ��%'�������$�������� ��� ��� ���� ��� ��%'������ $�������� ��� ���� .������ ������ �� ��'������ �$ ��%'������ �� ������� ���'����� ���� � ���� �%��� ��� ����� ��%��� ��'��������� � ����������� ������� '��'���� $�� �����%���� ��0��' ��%'������ �$ ��������� �$ � '������� ��$������ ��' ��� � ���� %����� ��'� ������ !!"#�������� ������ ������ �� ,;<< �� (������0)������� ���� �� ��������� %���'������� �� %�� �$ �� $���� ��$��%����� ��������� �� �� ������� ���'�� ���'������$��� ��%'������ �� '������� ��� �� ��������� ���� �� �%'��%��� �� ��%'���������� �� �%��� ==#� ��� ��%'������ �����1��� ��1���� ��� �� $����0$��� ���������������� �� ������

��%� ������� ���%�� $�� ���'���� ��%'������ ����

,� )����� ������� ���� �� $��% '����� ������ ��� ������� ���'����� ���

!� 9��� �������� ���� �� ����� �� ��%��� �$ ���� �� �� ���'�� ���'�����$��% �� �������� ����� +.!# '�������� ����� � ���� �� ��� '���������������� %��� �� �&������� ��� ���� �������� �� ���� $�� ���'���� ��%0'�������

Page 26: BUILT-IN SELF-TESTvagrawal/E6970/LECTURES/chap15.pdf · Input Circuit-Under-Test MUX Generator Pattern Hardware ROM Comparator Signature Signature Reference Test Controller Good/Faulty

514 Chapter 15. BUILT-IN SELF-TEST

5������ ������ ��� �� ��%'����� ���'���� �$ �� ��� %����� %����� �� ��%0'����� ���'���� �$ �� ���� %����� ��� �� ������ � '�����% ��� ��%'������������� ��$��%����� �� ����� 4� '����� ������� �������� $��1������ �''���� ���� ��� ���� �������� �� �� '������� �� '��%��� �� '����%��� �$ ���� �� �� �������S�U������ %�' ��� ����� ������ � ������� ���� ����� �� �� �� ���� ���� '���� ���������� ��� ���� ��1����� �����8���� ����%���� ��������

Transition Count Response Compaction

x1

x2

(b) Transition counts of good and failing machines.

1 3

11

2

1 3

31

2233

a

3x1

x2

(a) Logic simulation of good machine andfault a stuck-at-1.

11010

00111

00011

1101011110

11110

11101

a

11010101100111011011

1111001011

00101

����� ,+�,"� F&�%'�� �$ ���������� �������� ���'���� ��%'�������

(���� !"+# ��������� �������� ����� � ����� 5� �������� ����� $2%6�� �� ��%��� �$ ��%�� ������� �� �� ������� ���'���� % ����� ������ 34�5� ��0��� ,+�," ���� �� �&�%'�� ������� ��� �� $���� � �����0��0,� 4� ����� ,+�,"2�6 �� ��� �� ������� ���'����� �� 8�� ����0'������� ���� �� $����� %����� ���'������ ���� ����� �� ���� %����� ���'����� ����� ,+�,"2�6 ���� �� ��% �$ B ,��� , B ����������� ��� ���� �$ �� $����� %����� ���� ����� ���� �$ ������ %������ 4� ����� ,+�,"2�6 �� )9 �� �� ���� %����� �� � ���������� ������$ , ��� �� $����� %����� ����� �� =� 9�� ��������� �$ ���������� ����� ��%0'������ �� ��� �$2%6� �� ��%��� �$ ���� �� ��'������ $2%6 �� �$2%6� � ��&��%����%� O P #��� �� %� � �� �� ������� ���'�� ���'���� �� ��%� �� 5���

$2%6 O���

2� � ���6 �� % O �� � � � � 2,+�,/6

4� ����� �� %�&�%�E� �� ���� ��� $���� �������� �� ���������� ����� ������� ��%��� %��� $2%�6 �� ���������� ����� �$ �� ���� %����� �� ����� �� �� �%��� ��'�������� 5��������� ����� ������� ������� ���� ��� ���� �������� ������� �� ��� ��������� $�� �� ������� ��%��� �$ ���� ��� E����� �� �� ������� ���'�� ���'���� ������� '�������� ����� $�� �� ������� �� ��� �$ �� ���� ��� E����� �� �� ���'�����

LFSR for Response Compaction

������ !!"# ���������� �� D�� $�� ���'���� ��%'������ �� ��������� ����0����� 5� ������ �� ��� ����������� '��'���� �$ �� ������� ��� �� ���� $�� ���������� ������� �'�������� (� ���� �� ���� ��%'������ %���� �$ �� ������ ��������� �� �) 27�76 ���� ��������� ��� ��1����� �� D�� ������� ������ 2����''����& ��6 4� ��� %���� �� ������� ���'�� ���� �����% �� ������� �� � �������0��� ����� �������� '�����%���� 5� ���'�� ���'���� ��%'����� D�� '��$��%�

Page 27: BUILT-IN SELF-TESTvagrawal/E6970/LECTURES/chap15.pdf · Input Circuit-Under-Test MUX Generator Pattern Hardware ROM Comparator Signature Signature Reference Test Controller Good/Faulty

15.2 Random Logic BIST 515

D Q D Q D Q D Q D Q

0 1 2 3 4

x1

Characteristic Polynomial x + x + x + 1

x x x

3

2 3 4

X X X X X

01010001

CLOCK

5

4�'��� �� �� �� �� ��

4������ ����� B B B B B, , B B B BB B , B B BB B B , B BB B B B , B, , B B B ,B , B B , B, , , B B ,B , B , , B

2��%������ O , H �� H ��6

B , B , B B B ,B � �� H, � �� HB � �� H, � �� HB � �� HB � �� HB � �� H, � ��

�H �� H �� O ���� �����% )�����%���

�� H,�� H �� H �H , �� H�� H�

�� H�� H�� H��

�� H�� H��� H�� H� H,

�� H�� H, � ��%������

����� ,+�,;� ������� D�� �� � ���'���� ��%'������

'�����%��� �������� �$ ��� ���� �����% '�����%��� �� �� ������������� '�����%����$ �� D��� 5� 8��� ����� �$ �� %������ D�� �� �� '�����%��� ��%������ �$��� ��������� 5� 8��� ����� �$ �� �������� D�� �� ��� ������ �� '�����%�����%������ �$ ��� �������� ��� �� ������� �� �� ���� ��%������ ����� � ��?��0��� ����� ������%���� 5� ����� ��������� �'������ �� ��� � $����� ���� �����%������ �� ���'�� ���� �����% ��� ���� �� ��%������ �$ ��� '�����%��� ����0���� ��� �� ���� �� �� ��������� �� ��� ��%'������ %����� 5� D�� %����� ��������E�� �� �� � ����� ��� �$��� ���� ��%'������ �� ��������� %��� ���������� ��� ��%'���� ��� �� ����� ����0%����� ��������� ==#� 5� ��������������E�� ������� �� ������ ���������

Modular LFSR Response Compaction. ����� ,+�,; ���� � %������ D����� �� �� �&��� M9� ���� �� �� ��'�� �� �� >�'0>�' ������� �� ����� �����8����

Page 28: BUILT-IN SELF-TESTvagrawal/E6970/LECTURES/chap15.pdf · Input Circuit-Under-Test MUX Generator Pattern Hardware ROM Comparator Signature Signature Reference Test Controller Good/Faulty

516 Chapter 15. BUILT-IN SELF-TEST

X0X1Xn-2Xn-1

xn-1

xn-2

hn-1 hn-2 h1

dn-1 dn-2 d1 d0

x 1

D FF D FF D FF D FF

����� ,+�!B� F&�%'�� %����'�� ��'�� ��������� ���������

������ 5�� M9� ���� M9�� �� ������� ���'�� ���'���� �����% �B,B,BBB,� �� ������� ���� �� ����� �����8���� ��� �$ �� %������ D��� 3�$��� ���'���� ��%'������������ �� D�� >�'0>�'� %��� �� ��������E�� �� ��� E������ (��� �B,B,BBB,� �������'����� �� B���H,���HB���H,���HB���HB���HB���H,��� O �H��H���������� �� D�� ��' ��������� $��% ��$� �� ���� �� ����� ,+�,; �� ��� ��� ��������������� '�����%��� �$ ��� %������ D�� �� , H�H�� H��� 5� 8���� ������ ���� ����� '������ ��� ��%������ �$��� �� D�� �� ��������E�� �� �BBBBB�� 4����� ���� �� ���� �������� �$ �� �������� ���� �����% '�����%��� �� �� ��������������������� '�����%��� �$ �� D��� 5� ��%������ �$ �� �������� , H �� H �� ���� %����� �� ��%������ ��$� �$��� ���� ����� '������ �� �� D�� ������� ������ �� ��� �� ��� ����� 5�� �� ��� �����%��� ������� �� ��������� '���������� '�����%��� �������� ��� �� ��������� '������� �� ����� ��%��������

Multiple Input Signature Register. 4� �� �&�%'�� �$ ����� ,+�,; ,".# �� ������ ��� '��%��� ������� ���'�� ��1����� �� D�� $�� ��������� �������� ��� +>�'0>�'� ��� = M9� ������ (������ �������� �� ���� ���� �� ����� ��������� !BB ���'���� 5�� �� ����� ���� !BB � + O ,BBB >�'0>�'� ��� %��� ���!BB � = O .BB M9� ������ 5�� �� � ������� ������� �������� ���������� ����� �&'���� �� $��� ��� �� ������� '������ ���������� ��� ���'���� ��%'�����������% ����� D��� �� � ��� � �����% ������� �� �1������ ����� � ����� �5���$��� ������� �$ ��� ��������� ��� �����% ���� ����� �� �� ������� ������� �4$ �� ��'���%'��� ��� �$ �� ���'����� �$ �� !BB ������� ���'��� �� �� �� D��$�� ���'���� ��%'������ ��� �� 8��� ��%������ ���� �� �� ��% 2����� M9������ ����%����6 �$ �� ��%������� ��� �� ��� �$ �� ������� ���'���� 5�� �� ���������������� �� �� ������� �� >�'0>�' ����� $��% ,BBB �� !BB ��� �� M9� ��������� $��% %��� ��� .BB �� �''��&�%����� = H !BB� 5� !BB ����� M9� �������� ������ �� M9� ��� �$ �� ������� ���'��� ���� ��?����� ���� �$ �� D�� �������� %��� �� ��� ��� $�� ��� ������� )9 ������ ��� 5�� ��� ���'���� ��%'������� ����� �� � ������� ������ ������ ��� 2�4��6 ��� �� �&�%'�� �� ������ ����� ,+�!B� 5� ����������� �� ����� �� �4�� ��������� �� �� '������ ������� ��%'�� D�� $�� ��� ������� ���'�� ��� %����'��& �� �%��� �� !BB ��?��������'���� 5�� ��� ��1����� !BB ��?����� ������� �'��� ���� $�� ��� �'���� D�� ��%'���� �� ���'���� $��% � ��?����� ������� ���'��� 4� �� %�� %������������� �� ��� �� �4�� ������� �� ���%������ � !BB �� , �LM ��� ���� �������

Page 29: BUILT-IN SELF-TESTvagrawal/E6970/LECTURES/chap15.pdf · Input Circuit-Under-Test MUX Generator Pattern Hardware ROM Comparator Signature Signature Reference Test Controller Good/Faulty

15.2 Random Logic BIST 517

�� ���'���� ��%'������ ��%� ��� �� �4�� �� !BB ��%�� ���� ��� �� ��%� ���� %����'��&�� D��� 5� �4�� ��� �� ��'�������� �� � �����% �$ �1��������

����������

��2�H ,6��2�H ,6

�������2�H ,6����2�H ,6����2�H ,6

����������

O

����������

B , � � � B BB B � � � B B���

������

���B B � � � , BB B � � � B ,, �� � � � ���� ����

����������

����������

��2�6��2�6

�������2�6����2�6����2�6

����������

H

����������

��2�6��2�6

�������2�6����2�6����2�6

����������

2,+�,+65� ������ �$ ��2�6 ������ ��'������� �� ������� ���'��� �� ��%� � �� )9 ��

D QD QD Qd0

d1d2

h1

X X X0 1 2

x1

01010

CLOCK

10110 00010

Characteristic Polynomial x + x + 13

x2

����� ,+�!,� �����'�� ��'�� ��������� ���������

������� ��� �4�� F&�%'��� -��� 2>�32 ��� � ������ "-./ ���� � ����� � %�./� �� '*/��� � ��F �� ������ ����� ������ ���� ��� B���B�� ��������� ,� ������ ������ � ��� ��� �� � � ��� �� � �� '*/��� �� �� �� ��F �� ������ �� �� �� ���������� ������� ��� ��� �� �� �� 0*� ������ � �� �� ��������� ������� �� �E

�����2�H ,6��2�H ,6��2�H ,6

��� O

���

B B ,, B ,B , B

��������2�6��2�6��2�6

���H

�����2�6��2�6��2�6

��� 2,+�,.6

Multiple Signature Checking. (����� ��� ��7������ !"B# ��� '��'���� �����%����'�� ���������� �� ������ �� ��������� �$ ��������� 5�� ��'����� ������� �'������ ��� ��� ��� � �4�� ��� ��� '��������� '��%����� '�����%��� ��� �� ����������� �� ��%� �4�� ��� ��� � ��?����� '��%����� '�����%��� �%'��%����� �� ��$������� �������� 5� ������� ���� �$ ��� �� ��� ������� � $�� M9� ����� $�� ������� �4�� $������� ������� ��� � !0��0, �LM �� ������ ��� $������� ����������� $��� ���� ���� �� F&������0M9� �4��� 4� ��%� ����� �� %�� �� ��������� ���������� �� ��� ���� �$ �� �4�� �� ����� �� ������ � ��?����� '��%����� '�����0%���� 5�� %���� �� ���� �?������ ����� �� �� �������� ��� �� ������������ �$ ����� ��?����� $������� �������� ����� �������� �� �������� �� ���������

Page 30: BUILT-IN SELF-TESTvagrawal/E6970/LECTURES/chap15.pdf · Input Circuit-Under-Test MUX Generator Pattern Hardware ROM Comparator Signature Signature Reference Test Controller Good/Faulty

518 Chapter 15. BUILT-IN SELF-TEST

1

Bou

nds

on A

liasi

ng

1

1/2

1/8

00

p1/2

k = 11

k = 3

k = 1 Bound for 0 <= p <= 1/2

Bound for 1/2 <= p <= 1

����� ,+�!!� �������� ����� '�����������

Aliasing Analysis

*�����%� � ��� <!. <!< <!" <=B# ��� �&��������� �����E�� �� �����0��� '������������ �$ 34�5 D�� ���'���� ��%'������� F������ �������� ���� �&0��� ,,/ .,! .=B#� *�����%� � ��� �������� ���� �� ����� ��1����� 2�6 �� �������� )9 ��� �� �������� �� $����� �'*/��� 2M9����6 �� ���'�� ��1�������$ �� ���� ��� $����� 7L5�� � , �� �� ����� ��1����� ��������� � %���$���������$ � $����� D�� � �� �� '���������� �$ � , �� 2�6� D�� � �� �� '���������� �$��������� 4$ B � � � ,�! ��� �� � � � 2, � �6� ��� �$ ,�! � � � , ���2, � �6� � � � �� <!;#� 4$ ��� ����� ��1������ ��� �1����� ������ ��� �� ���������� ���� ��� � O !��� ����� ,+�!! ���� �� ���� �������� ������ �� � $��������$ � �� '���������� �$ �� ����� ��� � �� ��%��� �$ ���� �� �� ���'���� ��%'������*�����%� � ��� �����E�� �� ����%�� '��'������ �$ �������� �� ���8�% ��� '��%�����'�����%���� �� ���'���� ��%'������ ����� ���� ��� ���0'��%����� '�����%�����

������� ��� 5����� ���� ��� ������ 0* ��� �� ���������� � �� ������ �� �� ��� ���� ��� ������ ��� � ��� � �� ��� �� � ����� %�./� �� ������� ����������� � �

��� ���� �� �� ������� ��������� �� �� %�./�

5� ����%'���� �$ ����'������ ���'��� �� ��� ���� �� �� ������� ���� ����� ����������'��� ��� ���������� ��� �� ���������� ���'��� ��� ������ �%'��� �� ��� ���������4� �� ��������� ���� ��� ������� )9 ��� ' O ,� !� ���� � �� � ���1�� '�����������$ ����� �� �� ������ ����� ���� <=B#�

������� �� 5����� ���� ��� ������ 0* ��� �� ���������� �� �� �������� �� �� �� �� ���������� � ��� � �� ��� ��� ���� ��� ������ ��� � ��� � �� ��� �� � ����� %�./� �� ������� ���������� � �

��� ���� �� �� �������

��������� �� �� %�./�

5� �������� '���������� �� ,�!� ��� ����$��� �� ����� ��������� '���������� ���

,� ,

!�2,+�,<6

Page 31: BUILT-IN SELF-TESTvagrawal/E6970/LECTURES/chap15.pdf · Input Circuit-Under-Test MUX Generator Pattern Hardware ROM Comparator Signature Signature Reference Test Controller Good/Faulty

15.2 Random Logic BIST 519

f = a b + b c CUTa

b

c

Generator(counter)

Pattern

f LFSR x +x +1

DQDQDQ

3 2

Transition Counter

����� ,+�!=� F&�%'�� ������� ��� ���������� ������� ��� D���

5��� �����%� ��� ��� �� �� A��� �� ���� $�� ������� '��'���� �� A��� ���� �� ���?��� �$ �� ���� '������ ��� �� �� ��$�������� ���������� $�� ��������

���� ��� � �4�� �� �� ���������� �������� ������ ��%'���� ��� � ������0���'�� ��������� �����E��� �� ����� �� 7L5 ���'�� �� �� ��%� �� $������� �� ������� �� ���'�� ���� �� ��%� ���� �� �� �?��� �� �� ��������� �$ ���� �� ��$������� ��' �� �� �4�� ������� �� ���'��� (� ��� (���� 5� '���������� �$��� �������� ��� �� ������� �� ����� � ��?����� '��%����� '�����%��� �� ��� ������ � $������� ��' ������� ���'��� (� ��� (��� ==#� 9���� ��� ���� �����E���������� '������������ ,<; ,"B =!+ =/;#�

������� ��� �� �� ������ �� -��� 2>�2� @279A� � ���� �� ����� ������� ������ ��� � �� "-./ �� ������ ������ ���� > B���B��� ,� ����������������� � ����� � ,�!� O =�,!+ @� �� � ��� 4 �� ��� �� �� "-./� �� ���������� ��� �� ,�!� O B�=; @� ����� � ���� �� ��� ����� �

������� ��� 7�%'������ �$ 5��������� 7���� ��� D�� 7�%'������� -���� 2>�34 ��� � (�., �� � �� ���� � �������� ����� ��� �� "-./ ���������� ���� ���������� �2�6 O �� H �� H , � � � �� ������� �� � ���� ���� � ,� ������ �������� � � O ) � #H # � "� ��� �� ����� ���� � � � ���� �� $������ �� ���� ����� ����� � ,��� 2>�< ��� �� ��� �� � ����� ,� ������ ��� � � )#" ��� �� � ������ �� ��� �� ��� ������ ��� �� ������� ��� ��� �� ��� �� ����� ) ���)������ � � ���)������ � ��� # ���)������ � ,� ���� �� ��� ��� �� "-./ ������� �� �� ����� � ���)������ � ��� �� �������� ����� ������� ������� �� �� ����� ) ���)������ �

15.2.5 Built-In Logic Block Observers

�� %�������� ������� �� 34D39 ��%����� �� $������������ �$ �� � >�'0>�' �������� ������� '������ ��������� 2$�� �� ������� '������ ������ �� �� 34D39 (���'���6 � ������� ���'���� ��%'����� 2$�� �� ������� '������ ������� �� 34D39* ��'���6 ��� � ���� ���� $�������� 5� ���� ���� 34D39 ��� �� ����� �� E��� ����$���� �� �� ���0E��� '������ ���� �� 34D39 �� ������ ���� ���� %���� ����� ,+�!/���� � 34D39 ��� ������������� '�����%��� �2�6 O ,H�H � � �H��� ���� �� ���

Page 32: BUILT-IN SELF-TESTvagrawal/E6970/LECTURES/chap15.pdf · Input Circuit-Under-Test MUX Generator Pattern Hardware ROM Comparator Signature Signature Reference Test Controller Good/Faulty

520 Chapter 15. BUILT-IN SELF-TEST

5���� ,+�/� 7�%'������ �$ ���������� ����� ��� D�� ���'���� ��%'�������)������ ���'�����)#" ����0$��� ) �����0��0��� � �����0��0, # �����0��0,

BBB B B , B

BB, , , , B

B,B B , , B

B,, B , , B

,BB B B , ,

,B, , , , ,

,,B , , , ,

,,, , , , ,

����������

5��������� ����� = = B ,

D�� BB, ,B, BB, B,B

...

...

......

...

SI

Clock

MUX01

D1 D2

Q1 Q2

Dn-1 Dn

SO

Qn-1 Qn

B1

B2

CD Q

CD Q

CD Q

CD Q

����� ,+�!/� 34D39 �&�%'���

�$ ���� ����� �� ��� 34D39 �� ����� �� ���������� ��� �'��� ���� �%'��%������������ ��� ��� 9� ������ 5���� ,+�+ ���� �� ������� ���� %���� $�� ��� 34D39�

5���� ,+�+� 7������ %���� $�� �� 34D39 �$ ����� ,+�!/�+, +! ���� +, +! ����

B B ������ ���� ���� , B ���%�� � >�'0>�'

B , D�� '������ ��������� , , �4�� ���'���� ��%'�����

����� ,+�!+2�6 ���� � ������� ���8�������� ��� ���� ����������� �� �� ������ +&,5 +&,( ��� +&,+K ��� 34D39� (�"(*2 ��� (�"(*3K �� ��'�� "-./K��� �� ���'�� %�./ $�� ������� �������� ����� ,+�!+2�6 ���� �� �� �������������� �� ���� �� ���� �� ���� '���� �$ �� ��������

����� ,+�!. ���� �� �?������ 34D39 ������� �� ������ ���� %��� 2+,+!6 O2BB6 ����� ,+�!< ���� �� ������� �� D�� %��� 2+,+!6 O 2B,6 ����� ,+�!"���� �� ������� �� � >�'0>�' %��� 2+,+!6 O 2,B6 ��� ����� ,+�!; ���� ��������� �� �4�� %��� 2+,+!6 O 2,,6� 3��� ����� ��� �� ������� ���� '���

Page 33: BUILT-IN SELF-TESTvagrawal/E6970/LECTURES/chap15.pdf · Input Circuit-Under-Test MUX Generator Pattern Hardware ROM Comparator Signature Signature Reference Test Controller Good/Faulty

15.2 Random Logic BIST 521

LFSR

T

CU

AT

CU

B

MISR

T

CU

C

L

BI

BO1

IB

LBO2

BILBO1Mode

B

MISR

LFSR

ModeBILBO2

LFSR

MISR

CUT

A, C

(b) Circuit modes during test sessions.... ... ... ... ... ...

(a) Example test configuration.

����� ,+�!+� 7������ ���8����� ��� 34D39��

...

......

......

0

0

D1 D2

MUX01Clock

SI

Q1 Q2

Dn-1 Dn

SO

Qn-1 Qn

B2

B1

CD Q

CD Q

CD Q

CD Q

����� ,+�!.� F&�%'�� 34D39 �� ������ ���� %����

15.2.6 Test-Per-Clock BIST Systems

4� � � ��� �����) 34�5 �����% ��%� ��� ��� �$ $����� �� ������ ������ ���������� '������ 5� ��������� �$ ��� 34�5 �����% �� ��� �� �� �� ������� '�������'������ ����� ��� %�� �� %�� ��� �� �%'������� 7������� � 34�5 '��������1����� �$ ,B %������ ������� �''���� �� �� �����% �'������� �'��� �$ !BB ����5������ ����� ���� ,B� BBB� BBB�!BB�,B� O B�B+ �� (������ � %�A�� ����� $�� 34�5'������ ����� �� $���� ��%������� ��%�� *� ��� ���� ���� �� ������ $���� ��������$�� � 34�5�� �����% $��% � �����0$���� ��%�������� 5� ������ ��%'������� ��%�������� �� �� 34�5 '������ ��1����� ��������� ������� �� ������ ��1����� %����� ��%������ $�� �� ���� %����� ��� ��� $������ %������� ����� ,+�=B2�6 ����� ����0'��0����� �����%� 4� ����� ,+�=B2�6 ���� ��� ����� ��%���� �$ )4� �� �� ��$������� �� �''�� �� D�� �� � ������ �$ ���� ��'��� ��� ��� �������� ��$� ��%��� �����8���� ��� ��%��� ��� �$ �� D�� ���� � ��$� �������� �� '������ '���������%������� $�� �� ��%������ ��'���� 5� ������ �� ���� ������� �� �&���%���%����� 5� ��$� �������� '������ �$ �� ������� �� �� ��%� >�'0>�' ������� ���� D�� ��� �� ����� �� $�� M9� ����� ���� �� $��% � D�� $������� ��������

15.2.7 Test-Per-Scan BIST Systems

4� � � ��� ���� 34�5 �����% ��� ��� ��� �$ $����� ��� �� ������ ��1����� �������� �� ������� �� ���� ��� � ������ �$ ��$�� �$ �� ���� ���� �� ��%'���� ��� ������� ���� ��� ��� �$ �� ���� �������� 5���0'��0���� ����$��� ����� �����8������ %�����%� ��� � ����0'��0����� %���� �� ������ �� ��%� ��%��� �$ $����� �� � ������������� 5� ��������� �$ ����0'��0���� �����%� ���� ����0'��0����� �����%� �� ��� �A�������� ��%�������� �$ ���� ����� ��� � �4�� ��� ���� �� � �����8������ �%�����

Page 34: BUILT-IN SELF-TESTvagrawal/E6970/LECTURES/chap15.pdf · Input Circuit-Under-Test MUX Generator Pattern Hardware ROM Comparator Signature Signature Reference Test Controller Good/Faulty

522 Chapter 15. BUILT-IN SELF-TEST

... ...

...

......0

1

SI

Clock

MUX01

D1 D2

Q1 Q2

Dn-1 Dn

SO

Qn-1 Qn

B2

B1

CD Q

CD Q

CD Q

CD Q

����� ,+�!<� F&�%'�� 34D39 �� D�� %����

... ...

...

......1

0

SI

Clock

B2

B1 D1 D2

MUX01

Q1 Q2

Dn-1 Dn

SO

Qn

CD Q

CD Q

CD Q

CD Q

Qn-1

����� ,+�!"� F&�%'�� 34D39 �� ���%�� � >�'0>�' %����

�4�� ��� �� � ����0'��0����� �����%� (������ ��� ������ ������ �� �� �&'���� �$������� ��������� 34�5 ����0'������ ����� ��� ��� ����� � %�A�� ��%'������������������� �� $���� ��%�������� ���� �� ���������� �$ ������� ������� �� ���4�� ��� $�� ���� �%'������ ��� ��� ��� ���� � ������ ����

9�� '�����% �� ����0'��0���� �����%� �� ��� ������� � ��� ��� �$ ������� ��'��'������� �� ��������� ����� � '�����0�����% �� �&������� �����1��� (������ ������� �� ��'�� '������� ��� ��%� ��$��� ��� ��'����� �� �� ������� ������� ���� ���� �� '������� ����%� ����������� 5�� �� ���� ������� �� '�������?���������� $�� $���� ��������� �� ���� $��1������ �� �� ��������� �� '������ �� ��'��������� �$ M9� ����� �� '��� ��$� �� ��'��� ��� ��0��������� ��%�

����� ,+�=, ���� � ����0'��0���� �����% ������ �5L�)�� ..# �� ��� ��D�� ��������� '�����0�����% '������� ��� ��� ��� $�� ����� $���0��������� 2./2 ./3 ��� ./�6 �� ������� ��'� �� �� �����%0�����0����� 5� ��������� ����� �� ��'��� �$ ���� ��'�� 5� ��' ���'��� ��� ��������� �� ���������� ���� ��� �� �������� ������ �� ��� �$ �� ��' ���'���� 5� ��' ���'�� ��������� ��� ����� � �4��� 5� ��������� �$ ��� �����% �� ��� �$ ���� ��� ������0������ + BBB ��' ���'��� ��� ��� ��� ��%'��� �� !+ ���� ����� ��� �$ �����!BB ��� �� ���'�� �4�� ����� �� ��� ���� !+ ��� '�������� �� �� ��� $�� ������� ���� ����� ��� + BBB� � ���� ���� $�� �� ��' ���'��� ��1����� ���� ,

���������� ��� � � �� ��� �������� ���� �������� ������ ���������

Page 35: BUILT-IN SELF-TESTvagrawal/E6970/LECTURES/chap15.pdf · Input Circuit-Under-Test MUX Generator Pattern Hardware ROM Comparator Signature Signature Reference Test Controller Good/Faulty

15.2 Random Logic BIST 523

... ...

...

......1

1B2

B1

SI

Clock

MUX01

D2D1

Q1 Q2

Dn-1 Dn

SO

Qn-1 Qn

CD Q

CD Q

CD Q

CD Q

����� ,+�!;� F&�%'�� 34D39 �� �4�� %����

(b) Large input count test-per-clock system.(a) Test-per-clock system.

...

...LFSR

CUT

MISR

...

...

...CUT

MISR

LFSR Shift Register

����� ,+�=B� 5���0'��0����� ���%��

>�'0>�' ��� ��� �LM '�� ���'��� (������ � �4�� $�� �� ��' ���'��� ��1�����, >�'0>�' '�� ���'�� , M9� ���� '�� ���'�� ����� ������� $�� �� >�'0>�'� ���� ��%��� �$ M9� ����� $�� �� �4�� $������� �������� ����� ������� �$ �������� ������� �������� �� ������� ���� �� ������� ������� �$ �5L�)� ���� ��4�� %�� �� ���� �%'������ ��� ��� ���� � ������ ���� � ������ ���� ��1�������� �� ���� �� '������� $��% �� D�� ���� ��� �$ �� ���� ����� ��� ��� ������� �� �����% ���� ���%�� $��������� %��� ��� ����� �� ���� ��� �� �� �����)� ������ �� ���� ��� �� �������� �$ �� ���� ����� ���� �� �4�� ������ ���� ���� �������� ��� ��%'������ ���� ��� �$ �� '���� ���� ������� ��� ��

...

...

...Input Phase Shifting Network

CUT n-1 CUT n

MISR

SR1 SR2 SR SR

Pseudo-Random Test Pattern Generator

����� ,+�=,� �5L�)� ����0'��0���� ������� �����%�

Page 36: BUILT-IN SELF-TESTvagrawal/E6970/LECTURES/chap15.pdf · Input Circuit-Under-Test MUX Generator Pattern Hardware ROM Comparator Signature Signature Reference Test Controller Good/Faulty

524 Chapter 15. BUILT-IN SELF-TEST

...

... ...

...

SI

MISRSO

Scan Register SRO

Scan Register SRILFSR

CUT

...

...

SI

CUT

SOScan Register SRO

Scan Register SRI

MISR

LFSR

(a) Simple system. (b) Alternative system.

����� ,+�=!� 5���0'��0���� �����%��

������''�� ��� ���� �� �$ �� ��&� ���� '������ ���� �� ���� ������ 5�� ����%���� ��1����� ��� ����� �����% ��'�� �� ������ �� � ���� ���� ��� ��1�������� ����� �����% ���'�� ����� �� ����� �� � ���� ���� �� ����� ������ ��' ���� �����% ���� �� ���� ��' �� ���� '������'����� �� �� �5L�)� ������� ���0��%� ����� ,+�=!2�6 ���� �� ����������� ����0'��0���� �����% ��� ����� ,+�=!2�6���� � 8��� ����������� ����0'��0���� �����%�

������� ��� 34D39 C����� �5L�)� C����� F&������ �5F �� =!+ ���� C ��� ����� �� � ������ �� � (�"(* �� �� � .,&%0. �� �� ��� � ����� ������� � ���� �� � ���� �� $� ��� 5,6� � �����0��������� ���� ������:"..!; � ��� �� �� ��� B���B�� �� �� �� � � ����� � � ���� �� ������� � �� ��=�� �� �� ������� ��� ��� ����) ��� � ������ ������� � ����� � ���� � ���� �� � �� ��� � ����) ��� � ���� �� � ������� ����) �� �������� �� ����� ��� ��� ����� �� ������ C � �� �� ��������� ������ E

� O ���� �� ���� � ! O ��$���� ��� ����� � ����$� O +���) � ��� � )��� O ���� � � � D "..! � � � �

C ��� � �� � ����) �� �� =!+ ���� ��� �� "..! � � � � ��� ��=!+ ���� � � O ,�B� C ��� ���� �� � 3�888�888 (�., ���� � ���� ��$���� ��� ����� � ���� �� 288 ���� ,��� 2>�9 ��� �� ��� �� ���� ���� $� �� ��� � � ���� �� 6$� ��� 5,6 ��� .,&%0. ��) �� �� ������ �� � � ��� � ��� �� (�"(* �� � ���� ��) 2D288 � ���� ��� �� ��� �� ������ � � ��� �����)� ��� ���� � � ��� ���� ,�� � � � � ��� �������� 5������� �$����� ��� ��� �� ���� � ���� � ����� ��� ���������5,6 �� ������� ���� �$�� ��� � ������ �� �������� � � �� �� ���� ���� � �� ��� ���� � � ��� ���� � ���� � ������ � ��� ��� �$�� � ,� �� ���� ��� � � � ��� ����� ������ � �� �� �� ��� � �� ���� � ���� ����������� �� 5,6� ����� � ���� �� � ����� ��F �� �$�� �� �� 5,6 �� ����� $����� ��� � � ��� �������� 5��� ����� ��������� ��� ���� � 288 ��� ���� �� .,&%0. ��� �� 6$� ��� 5,6 �� � ���� �� �� (�"(* �� ��

������� ��� 34D39 C����� �5L�)� C����� F&������ �5F �� , ���� G��� � � ����� ����� $���� ��������� �(%H $� �� ���� >8 ������� ������

Page 37: BUILT-IN SELF-TESTvagrawal/E6970/LECTURES/chap15.pdf · Input Circuit-Under-Test MUX Generator Pattern Hardware ROM Comparator Signature Signature Reference Test Controller Good/Faulty

15.2 Random Logic BIST 525

5���� ,+�.� 34D39 �5L�)� ��� �&������ �5F ��%'��������5������ %����

34D39 �5L�)� F&������ �5F2����0'��0�����6 2����0'��0����6 2����0'��0����6

5��� ��%� � � $� � � !� $� � � !� $� � ��� =!+ ��� B�BB.,+ � B�.,+=" � B�.,+=" �

5��� ��%� � � $� � � !� $� � � !� $� � ��� , ��� B�BB! � B�! � B�.,+="/ �

����� ����� �� �� � , ��� ����) �� � G� $����� 5,6 ��� �� �� �� ��� � ��� � ���� ��� ���� �� 5,6 ���� �� �� �� =!+ ���� G��� � O =�B<.;! ���$� O ,B�� � �� �� (�"(* ��� .,&%0. � ����� ��� $��� O =�B<.;!=�,B�� ��� �� $� ��� 5,6 �������� C ������� �� ��� ���� � O !� BBB� BBB ���! O ,BB� ,��� 2>�9 ��� �� ��� �� ��� � ���� $� �� ��� C � ���� $� ��� � ���� ���� �� 5,6 ��) 48? ��� ���� ���� ���� �� (�"(*��� �������� �� ������ � �� �� ������ ��� $� ��� 5,6 ���� �� (�"(*�� � ��� � C ��� ���� .,&%0. ��) 288 ��� ���� �� � ���� ��� ���� �� (�"(*� � ��� �� �� � � �� ������� � � ��� ����� ��� ���� � ������ �� ������� � � ��� �����)�

������� ���� �(% /�.+D9888 0 ����/����� .,&%0. , �� ,�� � ������ � �� � � �� �� �� � /5% � � ��� ���������� ��� ����� � ����� ,� .,&%0. �� � �� �� �������� ! ��� � ���� �� � ��� � ���� ��� ����)��� � ��� �� �� � ���� �� � �� � ��� �� �� ��� ������

15.2.8 Circular Self-Test Path System

����� ,+�== =.<# ���� �� ������ ���� � ���� 27�5)6 34�5 ���8���������4� ��� ������� �����% �� ������� '������ ��������� ��� ���'���� ��%'����� �����%����� ���� � ������ ������� ������ ��� �� �� ������ �������� >�'0>�' '���5���$��� ��� �� � ���0������ %���%������ 34�5 �����% �� ��'��'������� �� ����������� ��%� �$ �� >�'0>�'� ��� ��������� ���� ���$0���� ����� 2��� ����� ,+�==2�66 ���� �� ,6.,%��� �� ���� M9�� ���* ��'�� ��� �� ����� $��% �� �%%��������'���� >�'0>�' �� �� 7�5) ����� �$��� ��������E����� �$ �� ��������� �� �� ,6.,%��� �� ������� ���� $�� � ��%��� �$ ����� ������ ��� ��� �� ��������� �� ������� �$ �� �������� �������� '��� 5� ������ '�� ��� �� �������� �� � �4�� ���������������� '�����%��� �2�6 O �� H ,� (������ �� ���0������ ������ �$ ��������% %���� �� ������ �� ��%'��� �� $���� ���������

������� ���� 7������� 34�5� 5� "�� �� , �������� ������ (�., �� � �� � �� � � ������������� ���� ��� ��� � ������ :5.�+; @4?A� ,�� $���� ����� 5.�+� *� �� � � ������ �� � � � ���� (�., $� �� �� �� �����D��������F ��� �� ����� %&' � -� ��� ��� � ��� � �� �� �� ����� ��� ����� ��

Page 38: BUILT-IN SELF-TESTvagrawal/E6970/LECTURES/chap15.pdf · Input Circuit-Under-Test MUX Generator Pattern Hardware ROM Comparator Signature Signature Reference Test Controller Good/Faulty

526 Chapter 15. BUILT-IN SELF-TEST

QkMUX

Dk

... ......

...

... ...

...(b) Circular BIST system.

Inputs

MIS

R

SO

QD0

1

TEST

Internal Flip-Flops

Logic

01

MUXScan_in/Circulate

SI

Sca

n Combinational

Sk - 1

Outputs

MIS

R(a) Single scanned flip-flop.

����� ,+�==� ���0�������� 34�5 ���8���������

2<�2>8� �� (�., ����� �� � �� :� � �� � ���� ����� ��� ; �� 38�� ��� �� ����� � �� � �� �� 24�� ,� (�., ���)������ ��� �� �� �3��

15.2.9 Circuit Initialization

4� �� ���� �%'������ �� �����% ����� 34�5 �� ��������E� ��� >�'0>�'� �� �� ���������� 34�5 �� ���� ��� '������ ����� 9������� M ����� ������ �� � =0������ ����������% ���� �� ������� ���� �� �4��� 4� �� ���� ������� ��?����� ��'� ���������%�� ��������E� ���� >�'0>�'� �� ��?����� ������� 4�������E����� '�����%� ����� ���������� �� ������� ��� >�'0>�'� ��������� �� �� M ����� ������� �� 34�5����� ��� ��%������� �� �����% �� � =0������ ����� ��%������� 4$ �� �4�� ������ ���'���� ��%'����� 8����� �� ���� ������� ��� ���� �� �� M ����� �����������E����� �� ��� �������� ��� ��� ����������E���� >�'0>�'� %��� ��� �� ��������E���� ������ %����� ��� �� ����� ����� �� ��%� ������ �''���� �� �� ����� ��� ������2���'� �$ >�'0>�'�6 �� �� ������� ��� ��� �''�� � '������ 34�5 '������ ��1�������� ��������E�� ��� >�'0>�'� �� � ����� ������ 5�� �� ���'���� ��%'����� ����� ������ �� �� ��%'��� �� �������S� ���'����� 4$ �� 34�5�� ������� ���� � $���0�������� ��� �� �� �%'������ �� ��������E� �� >�'0>�'� �� ���� %��� ��$��� ����������34�5� 5� ��������E����� ������� �����8������ ��������� �� ��' ���� ������� �$34�5�

15.2.10 Device Level BIST

4� �� ��������� �� ������� �� 34�5 ��������� ��� �� �������0�����0���� $��% ���0%�� �����% ���� ������ �������� 4�'��� �� �� 7L5 ��� �� �������� �� %����'��&���2����� �� �� ����� %&'6 �� �� �������� ������ 5� 4�'�� �LM ������� ��'���� �� 7L5 $��% �� ���%�� �����% ��'��� 2'��� B6 �� �� 34�5 '������ ���������2'��� ,�6 *�� �������� ����� ��� �� ��� ����� ��� ���� � �������� VBS �����

Page 39: BUILT-IN SELF-TESTvagrawal/E6970/LECTURES/chap15.pdf · Input Circuit-Under-Test MUX Generator Pattern Hardware ROM Comparator Signature Signature Reference Test Controller Good/Faulty

15.2 Random Logic BIST 527

�� �''���� �� �� ������ ��� ���� ��'�� �� ����� �� ���%�� �����% ��'�� ��������$��% �� 8��� ��� ���� ��'��� ���� �%'�������� ���� ��� ������ �� 4�'�� �LM��� �� �������� ���� ���� �� �������� ������ �� �� 34�5 �������� 5� ��������4�'�� �LM �� �������� ���� ������� ��� �� ������ �� ���������� ���� �&������������� ��1������ �� �� ��� �$ �� 3������� ���� �������� 2��� 7�'��� ,.�6

9�� ���$�� �����1�� ������ ������ ��%������� ��� ����8������ �$ �� 34�5 ���0������ �� �� �������� 34�5 �� �� ����������E�� ������� ��� �''�� ������� ������ ���� 7L5 ��'��� ������ �� ��%�������� 4$ ���� �� � ������� ������ �$ �� �����%���� ���� �� 34�5 ��������� ��� ������� ������� �� � ��������� $��� �$ ������������� ==#� 4$ ��� �� �������� ��� �� ��������� %������% %��� �� �����������

M = 0 Normal OperationM = 1 Loop Back

O

b

a

M

I

����� ,+�=/� 7������ '��� ��'��I���'�� ���' �����

������ '���������� $�� ��������� �� �� ���' ���� ������� ���'��� ���� ������� ��0'��� ==#� � ������ $��% ������� �� ������� ��������� ��� �� ������� ����� '��$��%� ���$0����� 5� ���� ���������� ���� � ������ �$ ���' ����� �� �� ��' �� ����� ������ ��������� ����� �� CD�4 ��' ��� ��� �����$��� ��� �� ���� �$ �� �����% �� �� ����� ,+�=/� 5� 34�5 '�������� ����� �&������ ��� CD�4 ��' ����� �����'���� �������� 5�� �� �������� ���� ���� 2��� 7�'��� ,.6 ��� �� ���� ������ �� ���������������� ������� �� CD�4 ��'�� ������������� �� �����������0����� ��� ���� �� ������ �� ������� ���� $��% �� ���� ���������� ������� ����� ������������� ���'�� 4I9 ��� ���� �� �� ���� ���������� �� ���� �� ����� ,+�=+�

SC 2SC 1

TestControllerSC N

I/O

����� ,+�=+� ��������� ���� '���

4� %�� �� ��������� �� ���������� 34�5 ��'��������� �������� �� ��' ��� ��%�&����� �$ ������� ��1������� ����� ���� �9�� )D�� ���� �� � ������ ��'� 5�34�5 ��'��������� ���� ��?�� �����8������ ��� �����'������� �� ������� �$ �� �������34�5 ���%�� ���� � ������ '���I$��� ������ ������ �� ��%'��& ��� ���� �������������������� ��������� ��� ���� ������'%��� �?��� �� ������� 9�� ��� ������� '�������� ��'������� $�� ������� �� ���������� �$ �� ���������� 34�5 $�������� �� ��

Page 40: BUILT-IN SELF-TESTvagrawal/E6970/LECTURES/chap15.pdf · Input Circuit-Under-Test MUX Generator Pattern Hardware ROM Comparator Signature Signature Reference Test Controller Good/Faulty

528 Chapter 15. BUILT-IN SELF-TEST

1

2C

C 1C

C2

(b)

TEST

S

b

TEST

b

S

a

1-injection

(a)

a

0-injection

����� ,+�=.� 7������ '����� �� $���� B ��� ,�

CUT

h

counterPattern

Inputs

Outputs

g1

Φ2

Φ3

Φ

Phasedecoder

C

t

1

C2ht

g

����� ,+�=<� 5��� '���� �����������

������0�����0���� ���'��� ==#� 4$ %����'�� CD�4 ������� �� �� ��%� ������� '������ ����� 34�5 ��� �� ������� �� �����'����� �� ���������� $��% �� �������������� ���� � ������ 34�5 ������ ��� �� �������� �� ��� �$ �� CD�4 ��'� ==#�

34�5 ��� ��%� ����� �� ��� ��� 1���� %��� �� ����8�� �$ ��� � ��� �� ���%� �$$���� �������� ��� ���� ������� ==#� 9�� %���� ���� �� D�� '�����0�����%'������ ��������� �� D�� $�� ��������� �������� ��� D���� ���� �������� �$34�5 ����� ��� ���%� ��� �� ������� ��� ;"@ <=+#� 5����� ��������� 34�5�''������ $�� ������� ��1������� ����� .<=#�

15.2.11 Test Point Insertion

*�� �����%0����� 34�5 �� ���� �� � ������� �$��� ��� ��� �$ �� $����� ��� ��0������ ����� ������� �$ �������� �� ������� �� ����0'������ ��� $��% �� �������'������ ��������� �� ��� ��� ����� �� �&���� ��� $������ 5���� ��� ��7������ .</#'��'���� %���$���� �� ������� ������ ����� �������� �� %��� �� $���� �������� ��0��� � ���0����� ������� ��'������������ (������ '�������� �������� ��� %����0����� ��� ��� ������� ���� �'��%�E�� $�� $������� ��%��� ��� '���� �����%'�������0�������� ����� ���� �� '���� �'��%�E������� )���0�������� %����� ������� ��������� ����������� '����� ���� �� 34�5�� �������� �� ������ ,BB@ $���� �����0���� 5��� %����� ��� ����� �&��� $���� ��%������� ,B, =!. .<.# �� �''��&�%�������������� %������� ,+< +., +",#� ���� ��%������� 8��� ������ ������������ ���

Page 41: BUILT-IN SELF-TESTvagrawal/E6970/LECTURES/chap15.pdf · Input Circuit-Under-Test MUX Generator Pattern Hardware ROM Comparator Signature Signature Reference Test Controller Good/Faulty

15.3 Memory BIST 529

����� $���� '��'������� ��� �� �&���%��� �&'������ �� ��%'������� ��%�� ��A������ 5��E�� +=!# ��� �� �� �%'���� $���� ��������� '������������ �� �������������� ����� �� �%'���� ������ ����������������� �� ����� ,+�=. +=!#� 5� )��� 2�6 ���0���� �������� ������ # �� B ��� ��� ,-., ��� . ��� , ���� �� )��� 2�6 ��������������� # �� , ��� ��� ,-., ��� . ��� ,� 9���������� '����� ��� �������� ����''��� � ������ ��� '��� ������������� ��� ������� �� ���� $��% �� ������ �� ���&��� >�'0>�' �� �� ���� ���� 34D39� 5�%���'���� ��� ��A��� .+B# '�������� �������� �����%0����� 34�5 ���� ��� ���� %����'�� '���� ��� ������������ �� �� �����$ ,BB@ �����0$���� ��������� ����� ,+�=< ���� �� ��� '��� ��������� � ����'�$ ������� ��� ����������� '����� +=!#� 5�� ��� '������������ $���� ��%������� �������� �� �'��%�� ��� �$ ������� ��� ����������� '����� ��� ����� �� %�&�%�%�%'����%��� �� $���� �������� ����� �� $����� ���� '������

������� ��� , � ����� ����������� �� -��� 2>�4?� �� � ��� � � �����/�� /�� /�� ��� /�� 5 ��� � ��� ���� ��F �� � � ����� ����� ��� ��� ������ ����� � � ���� ���� �� � ������ � � ����� �� � ����� & � 8 ����� /� ��� /�� ������ $� �� � 8� ��� � �� ���� �� &� !���� ��� /� ��� /��& � 2� � & ������ $� ����� ��� ��� � .�������� � � 2 ����� ��� /���� /�� ������ $� �� 2� ��� � �� ���� �� �� !���� /� ��� /�� � � 8� �������� ��� ������ $��

5� '������������ $���� ��%������ �����%���� ��� ������� ������� ������� �������������� '������ 4� 8��� $�� ��� ������� ���� �� $���� ���� ��� '��'�������� �� ����� ��� �� $���� ��������� '������������ 2������ �� ���������� ���� �65� ��������� '���������� �� ��%'���� $��% ���������� �1������� ��� ��'������� $����� ����� ����� �� $���� �?��� �� * �� * �� ��� ����� 5� '������������ $������%������� �� ��� �' �� %��� � ����0�'���8�� ������� $�� �� ��������� '�������0��� �$ � %�&�%�% ��%��� �$ $������ � ������ �������� ������� ����������� '�����8��� ��� ��� �� ����%����� �����1�� ��%'���� ��� ����%���� -� ��� -� �$ ����%��� �$ $����� ��� ����� '���������� �� �������� �� '������ � B0����������������� ,0��������������� '���� �� ��� ������� ����� ����� ��� -� �� -� ������� ���� ������� ��� ���������� $����� �� ��A������ $�� ��� ��������� ���� � B �� ,�����%����� �� �%'����%��� �� �� ��������� '��8��� 7��������� ��� ������ ���� ��%��� �$ ���������� $����� ��� '��'����� �� )9� �� ����������� '����� �� ������� �$ ������� '���� ���������� ������� �$ �&'���%���� ��� ��� ����0��%'����$���� �������� ��� �� ������� �� ��������� ���� $�� ���� '����� ��� ����� � ���0'��� ������� ���%�� F��� ������ ������� ����� ��� � %����0'��� ������� ���%��� �����

15.3 Memory BIST

*� ��� ������� �� ��� �$ ����������� �$ ������� ������� �� �� $��% ��?�������%'����� ���� � ������ ��'� �� �&�%'�� ��� �����% CD�4 ��' %�� ��� ��������� �%������ ��� � %����'�������� � ��) '�������� ��� ������� ������ ��������������� F%������ ��� %�%����� ��� '���'� �� ������ ��'� �$ ������� ������� ��

Page 42: BUILT-IN SELF-TESTvagrawal/E6970/LECTURES/chap15.pdf · Input Circuit-Under-Test MUX Generator Pattern Hardware ROM Comparator Signature Signature Reference Test Controller Good/Faulty

530 Chapter 15. BUILT-IN SELF-TEST

���� ������� %�%��� ������� ��1����� �������� �$ � ��� ��%��� �$ '������ ���%����� �� %�%��� ��� �� ������� �$ �� ����%��� �%���� �$ ���� ��$��%������ 5�������� ��� ��%� ��1����� �� '��'����� ��� �$ ��� ��$��%����� ����� �� ����������� ����� ��� ������ �� �� �%������ ���� ��' ��%��� $����� �� ��� �$ %�%���34�5� 5� ������ %�� ��$�� �� 7�'��� ; $�� � ��%'���� ���������� �$ %�%���%��� ����� ��� �� ������� %�%��� $���� %����� �� �� ���� ��� ��'��� ��� ��$��0%������ *�� %�%��� � ��� �� � �������� 2�56 �� %��� ��%�0�����%��� '����$ � %�%��� ���� �������% �� �%'��%����� ��0��' ��� ������� �� %�%��� ������%� �� �� ����� �$ %�������� .""#� U���� � ��� =."# ���� � ,@ ���� ������� $��%�%��� �5 $�� � / �# ����� *�� %�%��� 34�5 �� ������ %�%��� ��������������% �� �%'��%����� ��0��' ��� �'������ �� �� �'��� �$ �� ������� ����� ! �� = ������ �$ %�������� $����� ��� � ������������ %�%��� ���� .""#� � !@��' ���� ������� $�� %�%��� 34�5 ��� �� �&'������ ���� %�%��� 34�5 ���%���&'���� �� '���������% ����� �� %�%��� ������ �� ������ � %������ ��������� ������ ��%� 2��� ����$��� �����6 5�� �� ���� �� � ���� %��� ���� %��� ��� ���%�%��� ���� �� �������� ��� ��� ������� ������� �� ��������� �� ������ ��� �$����� �� � ���� ���� $�� � ������ ���� �� ����� �'�������� �� � ����� �� �� %�%��� ���

� ���� ���

� ����%�� ��� ������� ���� ��%� �� �

� $������ (������

�� '������� %������% %���� �� ������ �� ���� $�� %�%��� ���'���� $����� ������������ �� �� ��%� ��� �� �� %�� ��� �� �''��'������ 5� ���������� �$ �� %�������� %���� ��% %��� �������� $�� %�%��� 34�5� *� ���� ��� ������� �����% ��'�����0�����% %�%��� 34�5 ��� ������� �� %��� ����� ������ ���� $������������� ��� ������ '������ ��1������ ��� �����% �� '�����0�����% %�%��������� (������ ��%���%�� �� ��%'��&��� �$ %��� ���� 34�5 �%'��%�������� ����� ����� �� ������ %�%��� 34�5 ���� �������%� ��� ���� ������� ��� ��� ������' ���� �������� �9� ������� �� ��������� �� 7�'��� ; ��� ������ �� �&�������� �9� 34�5�

15.3.1 Definitions

� 7��������� 34�5 G � %�%��� ���� %������% ���� �� %�%��� ��� �������� ������������ ��� ���%�� �����% �'��������

� ���07��������� 34�5 G � %�%��� ���� %������% ��� ��1����� �������'�����$ �� ���%�� �����% $������� �� ����� �� '��$��% �� �������� 5� ��������%�%��� �������� ��� �����

� 5����'����� 5������ G � %�%��� ���� %������% ��� ��1����� �������'�����$ �� ���%�� �����% $������� $�� �������� 5� �������� %�%��� �������� ���'�������� �� �� %�%��� �$��� ������� �� 8������

��%��� 34�5 ��1����� �� ��� � � ��� �� ���''�� 2�$��� �� D��6 ���� ���� � � ���� �� '������ ��� �� ��� �� -��� .""# �� D�� �� ������ $��%��� ���� 34�5 ��� � ������ ������� ������� �� ���� ������������� ���� ���� ��� ��� ������ �� %��� ���$0�������� /;/#� �����%��� �� D�� ��� �� ��0A����� �� '������ �� ���0E��� '������ ��� �� $������ ��� �&��� ������� D��

Page 43: BUILT-IN SELF-TESTvagrawal/E6970/LECTURES/chap15.pdf · Input Circuit-Under-Test MUX Generator Pattern Hardware ROM Comparator Signature Signature Reference Test Controller Good/Faulty

15.3 Memory BIST 531

21 1

D Q D Q D Q Q D Q D Q D

(a) Original LFSR. (b) Inverse LFSR.

x2

x x x

����� ,+�="� D��� ��� ����� �'I���� �� ������� ������

MutualComparator

AddressGenerator

Control

(b) Memory BIST with mutual comparator.

Address/DataControl

1 2Memory Memory

Error

d1d0 d2 d3

=1=1 =1 =1

Error

(a) Mutual comparator.

>1

����� ,+�=;� ������ ��%'������ $�� %�%��� 34�5�

��1������ .< .""#� 5���$��� �� �����8�� ��� �$ �� ������� �������� ���������� $����������� ������� ������� $����� ��� %��� ������ � ������� ��1����� D�� ���0������ �� �� ��� � ������������� '�����%��� ��� �� �� ������� ������ �������������� �$ �� D�� ��� �� %��� ��$� �� �� �''����� ��������� $��% �� ��������D��� 5�� �� ������� �� ��%������ �� ����� �$ �� D�� �� �� ������� ����������� ,+�="2�6 ���� �� D�� ��� � ������������� '�����%��� �2�6 O ��H��H, ���� ����� ,+�="2�6 ���� �� ������� D�� ��� ������� ������������� '�����0%��� �2�6 O �� H � H , ��� ���� ��� �������� �� ���0B '������ ������� �$�� �&��� �9� ���� ��� M9� ����� 5� )��� 2�6 D�� ��������� �� ��1�����, B / . < = + ! ��� ��������E�� �� , ���� �� ������ ����������� ��1����� , ! + = < . / B ��� ��������E�� �� ,� 5� �9����� $����� �� D�� ���� �� ���0E��� ������ 5��� ��� D��� ��� �� ��%��������� � ������ D�� �� ������ � $�� ���������� ����� ������ ������ ��������� �$�� D�� ���� � ������� �� ��� �� '���������� �$ �� ������� ��� ������� �� �1���$�� ��� ������� ����� 5�� ������� ��������� �$ ��� ��� � ����� 2��� 7�'��� ;�65� ���� ���� ��� ����� �� '������� �� � 8���� ����� %����� �� $��% �� �����������'���� ���� ���������� �� �$��� ������� ��� �� �����%������� ��%'�������

5� ������ �������� .""# 2��� ����� ,+�=;2�66 �� ���$�� �� %�%��� 34�5��� �� %�%��� �����% �� %����'�� ������� *� ���� ��� �� %��� ������ 2�� ������� /6 ��%����������� �� �''����� �� ��%� ���� ��%%���� ��� ��������� �� ��� /������� 5� %����� ��%'������ ������� �� 6� ������ ��� ��� �$ �� ����� ����������� ��� �� ���� ���� ��%��� ��� �$ �� %�%��� ������� 5� ��%'���������%������ �� ���� �� �������� �� ���� %����� ���'���� ��� �%'������� ����%����� ���� � %������� �$ �� %�%��� ����� ���'��� ��� ��������� �� ��� ����� ��%��

Page 44: BUILT-IN SELF-TESTvagrawal/E6970/LECTURES/chap15.pdf · Input Circuit-Under-Test MUX Generator Pattern Hardware ROM Comparator Signature Signature Reference Test Controller Good/Faulty

532 Chapter 15. BUILT-IN SELF-TEST

nData In

PatternsBackground

n

Go/No Go

ComparatorRead-DataGenerator

BIST

Memory CellArray

Row

Dec

oder

Read Column Decoder

Write Column Decoder

Add

ress

Ste

pper

Controller

Data Out

����� ,+�/B� )������� %�%��� 34�5�

5� %��� ����� ��� �''��'����� $�� ���� �������� (������ $�� ���� ������� � � ��������� ���� � ����� ����� 2�)�6 ������� %���� �� %��� �''��'����� ����� �� '������� ������ ���� $���� �������� .""#� ����� �� �'������� ����� ��%�� ������ $�� �)� ����� ��� $�� %��� ����� �� ����8� �$ 34�5 �� ������� ����� �)� ����� ��� �%'��%����� ��0��'� (������ �� �)� ���� ��� ������ �������������� $����� ������ ��� %��� ����� ���� 5���$��� �� �''��'����� ���%� ������� �� '�� ��� ���� �������%� �� �� 34�5 �������� *� ������� %��� ���� 34�5��� �)� 34�5 ����

15.3.2 March Test SRAM BIST

������0������ � ��� /"=# '��'���� � %���� �� ����� 34�5 �$ �0��� ��������� 5�� '������ � ������ ������ ������ �� ������ %����'��&��� �� �� ��'��� �$�� ����� �������� F�� �LM ������� ������� ���%�� ���� ��'�� ��� � ���� �������� �� ����� �%'��8�� ���'�� �$ ��� ��$� ������� ���� 5�� ������� � ��$� ���������� %�%��� 34�5 %��� ���� � ����� ������ ��� ���� �� ��'� ���� $��% ��� ��$�������� �� ���� �� ��$�%��� ��� �� �� %�%��� ���� �� �������� ����������� � ���������� ���� �� ����%��� ��� �� �� ���� �� �� �������� ���� ��� ���� ����� �� ����� ��� ��'��� �� �� �����

��� %��� ���� ��� ��� �� ��������E�� �� ���� �� �0��� ���� %�%��� ��� 2��������� ���� ��������6 4� �� ����7( ���� ����� ��� �� ������� $��% ���7( 72��� 5����� ;�,/ ��� ;�,+6 2�6� ��$��� �� �'������� � ����� ��'����� � ��%���

�� 2�B6�2B� �B6�K� 2B� �,6�2,� �,6�K� 2,� �B6�2B� �B6�K

� 2B� �,6�2,� �,6�K� 2,� �B6�2B� �B6�K� 2B� �B6�2B� �B6��

��%����� ��� �� �����0������ ������� �� ��� �� ������ ���'�� �$ ��� %�%��������� �� ������ ��'�� �$ �� ��&� ��� ��� �� %�%����� �''��� �� �� ��� ����

Page 45: BUILT-IN SELF-TESTvagrawal/E6970/LECTURES/chap15.pdf · Input Circuit-Under-Test MUX Generator Pattern Hardware ROM Comparator Signature Signature Reference Test Controller Good/Faulty

15.3 Memory BIST 533

5���� ,+�<� ������� ������ $�� %��� ���� 34�5������� 5�'� �������

0%�,-�%-1* 9L5)L5 4$ , ����� *)�) �� �� %�%��� �������� %�%��� �������� ���� *)�) 2��

$���� 3� 9L5)L5 4$ , ����� �' �� �� 5�� .� �� K �������� ����� ����

$23 , 9L5)L5 4$ , ��� �� 5�� .� �� �����%����� �'���8�� �� $���� 3� ���� ����� 5�� .� �� ������

4��� 1���� 4�)L5 4$ , �� %�%��� 5�� .� �� �� ��������� �� �� 8��� %�%��� �������

!)�� 1���� 4�)L5 4$ , �� %�%��� 5�� .� �� ����������� �� �� ���� %�%��� ��������

$!-1% 9L5)L5 4$ , ����� �� 5�� .� �� �� ��8��� �������K �������� �� ������

����� ������ *� '������ '������� %�%��� 34�5 �� ����� ,+�/B +=!#� 5� %�%���%��� �� �1��''�� ��� ��� ���� ��������

,� � %�%��� (�., +������ �

!� �� 5�� .� �� �

=� � �LM ������� $������ �� %�%��� ������ ���$0���� $��% �� �����������

/� � +������� $�� ���'���� ��������

+� � (��)����� 0��� � �������� �� !��� 1 � ��� $�� ��������� ���� '����������� %�%��� ����%���

������� ���� ��5�H ���� 5��� ��� 34�5� C ��� �� � ��� (�., ������ �� �� � ��� �� � �� -��� 2>�<8 �� ���� � �� �� %5,.I ���� � ���B � � 2�B6K�, � � 2B� �,6K�! � � 2,� �B6 � �� ����� � 5�� ����� ������ �� �� � ��� ��� ����� %&' � ���� �� � �� �� 5�� .� �� ��� ��� ���� � ��� ��� ��� � ,��� 2>�? ��� �� � � �� ����� ���� �� ����� �� -��� 2>�<8 ��� ����� � G�� ���� �� &�D!��� "-./ 5�� .� �� �� -���� 2>�<8 ��� ��� ������ �� ��� %&'� �� ����� �� � ��� ��� ��������� ��� �� � ����� $� ��� ��� ����� �� �� ������ �� �� 5�� .� �� �1 � ����� �� ���� �� ��� ��� � �� � ����� ���� � ������� �� � ����� � �� � ���� ��� ������ � ���� �� !� �� ���� �� ���� � � ��H =� ,� $�� �� ��� � � .,5/, ��� � �� �� ������� �� ����� �� ,6., �������� � � � � �� ��� � � �J �� 6//*/ ��� � �� �� ������� �� �� � �� ��� � � � � �� � :��� �� 5�� .� �� ��� �� �������� �� �;J ���� +*//6+, ��� � �� �� ������� �� �� �� �� � ��� �� �� ����

Page 46: BUILT-IN SELF-TESTvagrawal/E6970/LECTURES/chap15.pdf · Input Circuit-Under-Test MUX Generator Pattern Hardware ROM Comparator Signature Signature Reference Test Controller Good/Faulty

534 Chapter 15. BUILT-IN SELF-TEST

Last_Address = 1 /Last_Address = 0

Data_Out = 0

M1ww

Data_Out = 1

Last_Address = 0

WRITE = 0

Up_Address = 1

CLEAR = 1

First_Address = 1 First_Address = 0

Data_Out = 1

TEST = 0

TEST = 1 /

WRITE = 0WRITE = 1Data_In = 1

Last_Address = 1

M1w

Data_Out = 0

Data_Out = 1

Data_Out = 0

Data_Out = 1Data_Out = 0

COUNT = 0

M1rr

ERROR

COUNT = 0WRITE = 0

Up_Address = 0

M2ww

M0 M0s

M2w M2rM2rr

COUNT = 0Up_Address = 0

WRITE = 1Data_In = 0

Up_Address = 0

COUNT = 0

Up_Address = 0COUNT = 1

COUNT = 0

COUNT = 0WRITE = 0

WRITE = 1Data_In = 0

Up_Address = 1

WRITE = 1Data_In = 0COUNT = 1

Up_Address = 1

Up_Address = 1

WRITE = 1Data_In = 0COUNT = 1

Up_Address = 1COUNT = 1

CORRECT

WRITE = 1Data_In = 1

Up_Address = 1

M1rCLEAR = 1

START

����� ,+�/,� ����� ���������� ������% $�� �� ��5�H %�%��� 34�5 �����

� �� -��� 2>�<2 ��� �� ��� �������� ������ �� �� ���� � � (�., �������� � ( ��� � ��� � ��� � ��� �� ���� � � ������� � � � ���� � �� � � �� � �� �� � ��� (�., ���� ���� � � � �� �� ��� � � ��� � � ���(�., � ��� �� � ��

������� ���� ���� 5��� ��� 34�5 ��� ������ 7�%'������� G��������� @<�<A �������� � � � ��� ���� ��� ���� ��� � � � �� ���� �� (�., �� ��� -��� 2>�4�:�;� ,� 5�� 1 � ��� � �� &�D!��� "-./� % ��� 2 ���3 ��� ������� ��� ���� �� �� ������� ���� �� �� :�������; ,� ����������) � � ������ �� ��� �� �� � �� � ���� � � : -��� 2>�<2�; ,� ��� � � ��� ��� � � � � ���� � ����� � � ��� @977A� ��� �� ������ ��������� � � � � ���� � � �� � � ��� : ��� � 1�� @977A . ����� 23�3�3;� ������ ��� � �� �� � �� �� � ��� (�., /5% ������ �� �� �

15.3.3 SRAM BIST with MISR

� %�%��� 34�5 ���%� ��� �� R��� ��� ������ ==<# �������� $�� �� %�%��������� ��� �� %�%��� ������� ����%����� $��% �� ������� ������� �'��� �� ��'������ %�%��� ������� �'���� 5� %�%��� �������� �� ������� ��� �� ������$ ��� ������� �� �� ������� ��%'��%��� �$ ��� ������� �� � ���� ��������� �� ���������� F�� �������� �������� ���1�� ����� � ������ �$ �' ��� ���� %����� ���'��$��%�� ����� �� L'I���� D�� �� ������ �����0�� $����� ��� ���������� $������������ ���%� ���� � ������ ������� �� '������ ��������� ��'�� ���� ���� ���������� ������� ��������

Page 47: BUILT-IN SELF-TESTvagrawal/E6970/LECTURES/chap15.pdf · Input Circuit-Under-Test MUX Generator Pattern Hardware ROM Comparator Signature Signature Reference Test Controller Good/Faulty

15.3 Memory BIST 535

READ/WRITE

ENABLESIGNATUREREGISTER

SYSTEMADDRESSINPUTS

SYSTEMREAD/WRITE

INPUT

SYSTEMDATA

INPUTS

6-BIT COUNTERB4 B5B3B2B1B0

CLOCK

MUX MUXMUX

D3D2D1D0DATA

O3O2O1O0

ADDRESS

A3A2A1A0

OUTPUTS16 4 RAM

����� ,+�/!� 7������ ���� �����1�� $�� ��� 34�5�

������� ���� 34�5 �$ �%������ ��� @44A� -��� 2>�<3 ��� �� � � ������ ��� /5% ��� �� � � ��� ���� �� ���� �������� �� � ��� �������� �� $� �� � ������ ����� � ����� ��� �� � %�./ � � � �� ������� �� ��������� �� � ���� ,� %�./ ��� � ��������= � � �� (�.,� ��� ��� � ����� ��� � ������� � ������� � � ���� ���� �� /5%� ��� �� ������ �� �� /5% ���)���� ����� ��� �� �� /5%� ,� �� ����� ��� ���� ���� ������ �������� �� "-./ �� �� %�./� 5������ � ������� � ��� ��E :2; 0������� � ���� � �� � ����) ��� �� �� %�./� ������ �� ������� �� ��� ��F �� ������������ � :3; / � ����� �� /5% � � ���� � �� � �� � ,�� � ��� �� ���� � ����� ��� �� ��� � �� /5% ��� ����� �� �� �� ������� �� �� �� � ,�� ��� �������� � ��� �� %�./ � ��� ��� �� ���� �� � ������� � �� ����� � �������� �� �� ������ ���� � ���� (� � ��� �� /5%� � ���� �� �� �������� � ���� � ���� �� ����� �� ��������� �������� ������ ����� ��� ����� � � ����� �� �� ������

5���� ,+�" ���� �������������� �$ ��& %�%��� ��'� ������ ��� %�%��� 34�5�5�� ���� � .0��� ������ '������ ���������� ������� �� ��� �� / D�3� �������� $�� ���� ��� ������� ���������� ������ ���� �� +� ��� ���������� ������� ��������� �$ �� ��� ��� �� .� ��� �������� �� ��� ���� ������ ����� *��&���� %��� ���� �������� �� �������� �� ������ ���� '��$��%��� 4� �� $��0������ 2� 1����6 %���� ����� �� ������� ����� ���� �� ��������� ���������� ���� ��� 2 1����6 %���� ���� �� ������� ����� $��% �� ��������� ����0���� ������ �������� (������ ��� ����0��� ���� ������� �� ���� �� � �4�� ��� ��� �� �� %��� ����� 5� �����% �%'��%���� �� $�������� %��� ������� 2� 1����6K� 2 1����6K� 2� 1����6K� 2 1����6K� 2 1����6K�2� 1����6K� 2 1����6K� 2 1����6�� ���� ��� ��� %���� �� ��� '������� ������ ���'���� $����� ��� ������� ������� $����� ��� ��� %��� ���� 34�5 ��

Page 48: BUILT-IN SELF-TESTvagrawal/E6970/LECTURES/chap15.pdf · Input Circuit-Under-Test MUX Generator Pattern Hardware ROM Comparator Signature Signature Reference Test Controller Good/Faulty

536 Chapter 15. BUILT-IN SELF-TEST

5���� ,+�"� ��%��� ��'� �������� ��� 34�5���'��� F&'��������

34�5 �''��������� F%������ ��� �9� )D�

5��� �'���� �����% �'��������� �'���

3���8��� C������� ������� ��'������� ���� ���������� ��� ��%� ������� ��%� ���� ���� ���� ������'%��� ���� ���� ��%'��&���

������ L�� �&������ ������� �� '������ ��������� D�� �����'���� ��%'����� ����� %�%��� ������� �� ���� ������ ���� ��� ����� : ���� ���� ��%'��%����� ��������

F&�%'�� ��� ��E�� ,. /0��� ���������

����� ������� �����0$����� ��� ���������� $�����

5��������� 7�9� !�+ 5

�������� '����������� B�BBBB,+ �� � ,.0��� D��

������ ��E� 5�'� P ��'0 ���� ������� 2@6>�'� D���� ������ 5����

���� ���� ����

� "U ���� /!< ;�" +�+ =�/

3 "U ���� ,<, ,"�B <�. +�B

7 ,.U ���� !"/ !B�B +�+ =�"

� /U ���� !,B ,,�B /�! !�;

F G G G ,,�" .�" /�!

/U ���� !=; .�" /�. =�!

���� �� �� ��� ������� %��� ����� ��� '����� �� ����� ��� ��'�� �$ $������

15.3.4 Neighborhood Pattern Sensitive Fault Test DRAM BIST

U������� ��� ����A� =+" =+;# '������ �� �������% �� ���� ����� $�� ������ ��������� ���� � ����� ����� 2��)��6 2��� 7�'��� ;�6 5� ���� �� ���'����� � ��5�H ���� 2��� ������� ,+�=�!6 �� ���� �� ������� ������� ��� � ����$�� ��)�� �� � 5�'�0, ���������� ����� �� ���0����' %����� 5� �������%���� ��� ��� '���������% ��� ��� �� ���� �%'��%����� �� �� �5F� 5� ���'������%'����� ���� ���� ��%'�� ����� $�������� ��������� ����� 5� �'������� ����� ��+" �� ��� �� ��' ���� ������� �� B�B;@ $�� � , �# ����� 5�� ���� �� '��$��������� � '��� %��� ���� $�� ����� ������� ��� $���� %���� ������ %����� �������� $����� ����������� �� '����������

Fault Model. 5� �������% ���� � ������ � ����� ����� ����� 2*�6 %����� 5��$���� ������ �� ������� �$ �� ���� ���� ��'������ �� �� %��� ,� �&��� �� ��������� ����������� � �0C.- �� � *� ��� ������ ��� ��� ������� ����0������ '������ �� � ����� �� ����� ��� ��� �� ��%������ � � � � , ����� �� �����B ����%��� ���������� ��E� �� � ������ 2� ����� 6 *� ���� ������ �� ����

Page 49: BUILT-IN SELF-TESTvagrawal/E6970/LECTURES/chap15.pdf · Input Circuit-Under-Test MUX Generator Pattern Hardware ROM Comparator Signature Signature Reference Test Controller Good/Faulty

15.3 Memory BIST 537

Step 0: �Assume all cells are initialized to 0�;Step 1: �Deleted neighborhood p2�

����� 1 to all cells-A and all cells-B of group-1;���� all base cells ‘b’ of group-1;����� 0 to all cells-B of group-1;

Step 2: �Deleted neighborhood p3������ 1 to all cells-D of group-1;���� all base cells ‘B’ of group-1;����� 0 to all cells-A of group-1;

Step 3: �Deleted neighborhood p5������ 1 to all cells-C of group-1;���� all base cells ‘b’ of group-1;����� 0 to all cells-C of group-1;

Step 4: �Deleted neighborhood p6������ 1 to all cells-B of group-1;���� all base cells ‘b’ of group-1;����� 0 to all cells-D of group-1;

Step 5: �Deleted neighborhood p4������ 1 to all cells-C of group-1;���� all base cells ‘b’ of group-1;����� 0 to all cells-B of group-1;

Step 6: �Deleted neighborhood p1������ 1 to all cells-A of group-1;���� all base cells ‘b’ of group-1;����� 0 to all cells-A and all cells-C of group-1;

Step 7-12: ������ Steps 1-6 for group-2;

����� ,+�/=� �������% �� ������ ��� '������� ������ !0*���

���� �� ����� �� �� ��������� B , 2, B6 ��� �� � $����� � ���� ��� ������� ���'������� ��� �������� ������ �0*�� 2$�� B � � � /6 ���� ������� ��� ��)�� .""#�

SNPSF Algorithm. 5�� �������% ������� ��� ������� ��)�� ��� �� � ��'�0���� '��� $�� ��� ����� �$ � �� ������ �� ������ �0*�� 2��� ����� ,+�/=�6 5� '���$�� � O B �� ���� ������� ������� �� �� ������� ��� �� ���� ��� �� �������% $���������� '������� ������ *�� �� �� �������% $�� �������� ���� �� ���� ��%����� 4����� �� !0����' %���� 2��� ����� ;�!"�6 ��� ��� �� -��� .""# $�� �� ���������'������� �������� �$ ��� �������% =+" =+;#�

Test Response Compression. U������� ��� ����A� ���� ���� ����� ���������� ��%'���� �� ���'����� �$ �� ���� $��% ���� �'��������� (��� � ��'��������� ����� �������� �� ���� �'������� � ��� " ��'������� �� ��%��� �$ ��%�� � ����

Page 50: BUILT-IN SELF-TESTvagrawal/E6970/LECTURES/chap15.pdf · Input Circuit-Under-Test MUX Generator Pattern Hardware ROM Comparator Signature Signature Reference Test Controller Good/Faulty

538 Chapter 15. BUILT-IN SELF-TEST

5���� ,+�;� 7���� $������� ������ $�� ����I$������ %�������F���� ��%��� )��%������� �$ 7���� $�������

���'���� ������ $,2�6 $!2�6 $=2�6

, 2���� %�����6 BB,, ! , ,! 2���6 ,,BB ! B ,= 2���6 ,B,B ! , =/ 2���6 B,B, ! ! =

�� ���� '��$��%�� �� � �'���8� �������%�

$,2�6 O�

��

� 2,+�,"6

$!2�6 O�����

� � ��� 2,+�,;6

$=2�6 O�����

� � ��� 2,+�!B6

� ����� $������� ������� � %�%��� $���� �$ $�� �� ����� ���� �� ����� �$ �� �����$������� ��?��� $��% �� ��$������ $����0$��� ������ �� $,2�6 �� ��$������ ����������� ��� B $�� B0*�� ����� /0*�� ��� ����� � $�� ��� � ��� �����2���6 5� $!2�6 ��� $=2�6 ��$������ ������ ��� , $�� ��� �� ��� ���������� $,2�6 $!2�6 ��� $=2�6� $,2�6 ������ ,� $!2�6 ������ B , ����������� ��� $=2�6 ������ ��� B , ��� , B ������������ 5���� ,+�; ���� ��� = �����$������� ������ ��� � ��5�H ���� �� �''���� �� � %�%��� ��� � O !�

Implementation. 5�� 34�5 %���� ��1����� �� ������ �� �� %�%��� ���� ������

,� 4� �� ���� �%'��%����� ����� � %��������� �9� ������� ����� ..+ .0�������� � ��� ��� ����%� ������� ������� � ����2�6H, ��� ������� $�� $,2�6 � !0��� ������� $�� $!2�6 ��� � !0��� ������� $�� $=2�6 =+; ++;#� 5� ����������� $�� � ./ �# ��� �� ,�"+@ ++;#�

!� 4� ��� ���� �%'��%����� ��� � �����% ����� ������� ������� �$ �� ��������9� ++;#� 5� ���� ������� ��������� ��'���� ��� �� %�%��� ��E� � ������� ���� �� ������� ������� ��E� ����� ��� ���������� %�%��� ��E�� 5����� ������� $�� � . �# ��� ��� ,�!,@ $�� � !+. �# ��� �� ��� B�=!@ ��� $�� � , �# ��� �� ��� B�B;@�

������� ���������� �)� 34�5 �������%� �&���� ��E�%��� � ��� ����������� ���� � ��)� �������%� $�� � 5�'�0! ���������� //= ///#� ������ ��� ��0��%�� � ��������� ���� � ����� ����� 2�)�6 �� �� 5�'�0! ����0���� ����0������ ��� �������� �� � '������� 34�5 �������%���� �����'�� ��� ����� ��� ���������� �� 34�5 %��� �� � %���8�� ����%� ������� ��� �� ��%� ���� �� ��%������0����� ������� �� ������� ����� �$ �� ��%� ���� ����� ������ ������� �� ����������

Page 51: BUILT-IN SELF-TESTvagrawal/E6970/LECTURES/chap15.pdf · Input Circuit-Under-Test MUX Generator Pattern Hardware ROM Comparator Signature Signature Reference Test Controller Good/Faulty

15.3 Memory BIST 539

%����0��� ��%'������ ����� �� �������� �$ �� ��� ������ ��E�%��� � ��� �������� �� �������% $�� ��)�� ��� ��)�� �� � 5�'�0, ���������� ///# ��������� 34�5 %���� ����� �� '�����0�����% �����1��� //,#�

15.3.5 Transparent Memory BIST Tests

5����'����� 34�5 ���%������ �� ������� �$ ��������� �� ��� �������� �$����� �����% $������� �� ���� �������'��� $�� � '������� %�%��� ������� �'������5� ����� '�����'�� �� ��� ������ ������� �� %�%��� ������ ���� �� ��%'��%������� ���� ��%��� �$ ��%��� ����%� ��� ���� " �������� ��� 6� ���������� /;+# ���%���8�� �� %�%��� ������� �������% �� $�������

,� ��� ������� %�%��� ���� �'�������� �� �� �������� �������%�

!� ��'���� ����� ���� � �'������� �� ���� " ��� � ���� 2�� 66 �'��������

=� 4$ �� ���� ����� �� ���� " ������ 6 ��� �� �&��� ���� ��� �� �&��� ������'������� �� ��%'��%��� �� ���� �����

5� ��1����� �$ ������ '������� �� �� ���� �'�������� �� ��%'����� ���� � �����0����� ���� �� ���� �� ��� ������ ��� ����� �'�������� �� ��������� �� ����������5�� �� ���� �� ����� ��� ��� �� ���� ��� ����� �'��������� �$��� ��� ����'������� ��� �''���� �� ������ ��������� �� ��%'���� ��� �� ��$������ ����

5� 34�5 ���������� %��� �� ���%����� �� �������� ��� ���� �� ���� ��1����� ��� ���� �� ��������� '��������� ��1����� ��$��� �� ������ ����� 5� ����������%��� ����� ������� �� ���� �''�������� ��� ��������� '��������� %���� �� ���������� ������ ������ ��������� '���������� �� �&��� �������� �� ������ �� ����� ���������� �$ ��������� ����� ��� ��� ���� $�� ���� ���� ����������� 5� �����'�����34�5 ���� ������� $�� � =! 7���� ��� ��� �� ���7( 7 ���� ��� ,�!@ /;+# ���� B�!@ %��� ��� ������������ %�%��� 34�5 ��� ���7( 7�

15.3.6 Complex Examples

SWITCHING

LGCPCMMUXPSC

PSC LGC

PCMMUX

PCMMUX

CUSTOMER

1 1

6

1

4

TO VOICE

OR PACKET

16

1

32

T

TO

EQUIPMENTPREMISE

T

T

480

512T

����� ,+�//� 34�5 �$ ����'��� �&����� ������

Page 52: BUILT-IN SELF-TESTvagrawal/E6970/LECTURES/chap15.pdf · Input Circuit-Under-Test MUX Generator Pattern Hardware ROM Comparator Signature Signature Reference Test Controller Good/Faulty

540 Chapter 15. BUILT-IN SELF-TEST

������� ���� ��������% ������� �$ � �������� �����% �� D����� 5��� ,������ � ����� �� ��� ��� � . ��� !��� G ���) :�.!G; ���������� �� �� � ���� $����� @44A� -��� 2>�<< ��� � ����) ������ �� ��� ����� � ,� ����� �� �� � �� �� ��� ��� �� ������� ���� � ���) � �������� ����� (�.,�� �������� � ���� �� ��� 0.+� ����� ����� ���� � ����� �������) ����������� ���� ��� ������ ���� �� �� �� ���� �� �� �� ������ ����� � ���� � ���)���� ��� ���� ����� �� �� � �� �� � �� ��������� ��� � ���� ����� �� �� ���������� � � �� � �� ���� ���)� %� ����� � � � � �� � �� ���� ���) ������ �� �.$� ��� , � ����� ,� (�., ��� � � �� 0.+ ���� ����� � � �� 2��?����� ��� �� ���� �= ��� � � ��� � � �� �� ������� �= �� �������������(�., ��� ��� ��� � �� �� ��� �= � �� � � �� �� ����� ������� �� ��� �� ���� �� � �� �� ���� <�� �� � � �� $�� ����� ��� � � ���� � � � �� �� ��� ������ �� ���������� �� ��� �� ����� ,� (�., � � �� � �� �� �� ������ ���) � � � �� 2�� ,� �� � ����� � � 98� ���)������ ��� �� � ������� ����������� � �� ���� ���� ����� � ���� � � �� ������ ���� � �� �� ������,�� ����� � �� �� ����� ��� �� ������ � �� ������ �� ���������� ��� ��� ���������� �� ��� �� � ����� �� 7�

������� ���� 7�%����� ��1������� ������� ��� �%������ ��� 34�5 ==#� ,���� 2>�28 ��� �� $���� �� (�., � � �� � � � ���� $����� � ,� ������/5% :+/5%; ����� � ������ ��������� -��� 2>�<> ��� �� ����) �������� �� +/5% � ��� �� �� ��� -��� 2>�<9 ��� �� ������� � ������ (�.,������� � �� ,� )����� D�� � � ����� � (�"(* � � ������� ���� ������ ���� � ��� ��� ����������� ����� ��� �� �� � B���B�� ���� ��� � ������� '*/ �� �� ���� � ��� ��� �� ��� (�"(* ��� ����� � �� ,� � �������� � � � ��� �7� ����� ��� �� �� ���)���� ��������� ��� � ��������� ���� � ����� ����� �� �� � ��� ��� ���)��� ����� �� �� ����� ������ 5���������� � ����������� �� � �� ������ � ���� �� �� $���� � ��� ������������� ��� ���� � ����� ����� ���� � � � �� �� ��� �� ���� � �� �� �� ���� � ��� � �� ��� �� �

15.4 Delay Fault BIST

4� �� ���� '������� �� ���� �������� $�� ��%��� ������ ����� 34�5� � ����� $����34�5 ������� �����% �� �� �������� 34�5 ����������� ��� ��� � ����� '��������������� �'��%�E�� �� ���� ��� �����0$����� ��� ����� $����� ��'������ �� ��������D�� '������ ����������

Motivation. �� ����� $���� �����0�� ���$0������� ��� �$ �� '�����%� ��� %����� ��������� �� �E���� �� �� �������� ����� ,+�/< ����������� �� ������ �$ ���'�����%� (��� �� ��� ������� $�� ����������� '�� ����� $�� � $������ ����������2$��% ����� , �� B�6 5� ����� �� ������ �� ���� ������ $��% 1 �� �� ��� ���� ����� �� �� ��� ���� ��� ���������� ���� ����� $��% �� ��� ���� �� 4 � 5�

Page 53: BUILT-IN SELF-TESTvagrawal/E6970/LECTURES/chap15.pdf · Input Circuit-Under-Test MUX Generator Pattern Hardware ROM Comparator Signature Signature Reference Test Controller Good/Faulty

15.4 Delay Fault BIST 541

5���� ,+�,B� 34�5 �$ �%������ �������'��� F&'��������

34�5 �''��������� ��� ��' �����% ��1������� ����� : �%������ ���

D����� �$ �������� CD�4 ������ ������� '��� : �����% ����

)������� F��������� �������� �����%

�'���8� $�������� 7������ ���

������� 7������� "U ��� ��� ���� ��1��������� �� � ���������� ������� ����I���� $��% � '�������� �����$���

5��������� 9��� !�+ 5 7�9� ���� ,�!+ 5 7�9�

�������� ������� 5�������� �'����

34�5 �������� 9��� , '��

����� ������� �����0�� ��� ���������� ��� �)�

34�5 �''����� D�� �� � 34D39 ���� ��%����������� $�� '���������������� : ���'���� ��%'������ G ���0������ ��������34�5 �����% ��� ���'���� �������

�''���� ������� D���� ������� ��� ��� ������ 34�5

)�����%� ������ ����������� �� '������ ����������

4�'�� ���������� �LM�� �� ��'�� ��?��� ������� ��%���������� �����3������� ����� �� ��'�� ��?��� ������� >�'0>�'�

5��� ��1������� 5�� 34�5 ��1������ ��%����� ���� � ������ ���

34�5 '�������� ��� ��������E�� ����� ��� ������� �� ���� ������� $��%��� D�� '��'����� ����� �������� ���� G ��%����� ��9��'�� ���� ��������� 5� ��%� D��� ��%'��� ���34�5 : �����% ����� 34�5 �������

���������� ���� $��% 9��'�� ���� �������� �� '��������

��������� 1��� ������ ��������� %��� %��� ��� '������� ���� ����1����%���� ������� 9��'�� ���� �������� ��$��� 34�5

D���� �������� !;@

���� �������� 7��� ��� D���� 4�'�� 4���0 5����$������� 34�5 34�5 ��������� �������

2@ ������ ����6 ;B�= @ B�. @ .�+ @ B�" @ ,�< @ ;�< @

���� ��������� 34�5 4I9 3�?�� �&������ ���� 5���� )����;/ @ =�< @ ;<�< @ ;. @

Page 54: BUILT-IN SELF-TESTvagrawal/E6970/LECTURES/chap15.pdf · Input Circuit-Under-Test MUX Generator Pattern Hardware ROM Comparator Signature Signature Reference Test Controller Good/Faulty

542 Chapter 15. BUILT-IN SELF-TEST

RAM ADDR.REGISTER

INPUT DATAREGISTER

OUTPUT DATAREGISTER

OUTPUTFORMATLOGICAND

CONTROLCHECKPARITY

ADDR

MUX

COUNTERAND

CONTROL

SLOTTIME

LOGIC

CK, SYNC

LOAD VALUES

CONTROL

DATA OUT

INTERFACE

PROCESSOR

DATA

ADDR.

RAM512 16

����� ,+�/+� 7��� ����� ������%�

SYSTEM INPUTS

COMBINATIONALAND/OR

SEQUENTIAL LOGIC

COMBINATIONALAND/OR

SEQUENTIAL LOGIC

SYSTEM OUTPUTS

PSEUDO LFSR PSEUDO LFSR

PSEUDO LFSR PSEUDO LFSR

����� ,+�/.� ����%���� �������� 34�5 �''�����

������� %���� �� �� �''�� ��� '������� ��'������ �� �� � ���� ������� �������� ������ 5� '��0����� $���� ������� ��1����%��� �� ��� �� �?0'�� ��'��2�� 9� ���� ���'��6 %��� �� � , �� ��� ��%�0$��%��� 4� �� ���� %�������%��� ������% �� ���'�� 4 �� ��%'��� �� � ��%� ����� �� �� ��% �$ � ��� ��0��� ! ��� .� ���������� (������ �� �� $������ %����� ���� �� ������ �� ����'��'������� $��% 1 � �E��� �''���� �� �� ������� ��%'���� ��%� ������ �� ������� �� �� ����� , ����� $��% ������ + �� ������ $� ����� �� �E��� ������� ���� ��%'���� ��%� ������� �� $����� ���� ����'���� � ������� ��� � ��%��� ��$��� ������� 5�� � � ������������ ���� � ��� �� ���������� �� ����� � ����� $���� 34�5'������ ��������� ��� ������� �� ������� �E��� ���������

Delay Fault Testing Pattern Generation. 9�� ��� �� ����� �E���� �� �� ��� �������� '������ ��������� ��� ������� ���� ������ �������� 2�476 '������� ������ ��� ��'�� ������ ������ ��� ����� '������ 5�� ������� �� ��������� �$ ���0������� �E���� ������ ������� ������ ��%� ���� ����� ����� +;= +;/#� 3����� ���

Page 55: BUILT-IN SELF-TESTvagrawal/E6970/LECTURES/chap15.pdf · Input Circuit-Under-Test MUX Generator Pattern Hardware ROM Comparator Signature Signature Reference Test Controller Good/Faulty

15.5 Summary 543

(b) Timing diagram showing test invalidation.

A

GOOD F

BAD A

BAD F

C

BPath Delay Specification

GOOD A

1st 2nd 1st 2nd

δ t

(a) Circuit.

Path-under-test

FB

C

����� ,+�/<� 5��� ������������ �� �E���� ������ ����� $���� ��������

����� ;<# ���� � -��� ���� '������ ��������� ��� %��� �� '���������� ��������������� $�� � )4� ��� '������ ��������� ���� ����� � ����� �$ !� '������� ����� ����������� $�� ����� �� ����� ,+�/" ���� � ����� '������ ��������� '��������� ���� ��� 3������ +;= +;/#� *�� �� �LM �� ��� �� �� ��' $������� '�� ��� �� �� �������� F&������0M9� D�� '������ ���������� *�� �� �LM �� ����� �� ����� $������� '�� ��� ���� � R����� �� %������ ������� �$ ����� � ��� ����� �� !� � '��������

MUX0

1

D Q

MR

D Q

MR

D Q

MR

MS

QD

TESTTYPERESET

CLOCK

����� ,+�/"� (����� ����� $���� ������� ������� '������ ����������

15.5 Summary

34�5 �� ��� ����%��� %��� ����'��� �� �� '��$����� %���� �$ CD�4 ������������������ ���������� 5�� �� ������� 34�5 ������� �������� ��� ��%� ���� '����������� $�� %�%��� 34�5 2,0=@6 ��� ���� ������� 34�5 ������� '������������$ �� ������� '�����% $�� ����� ������� �����%�� �� '������ %�%��� 34�5 �������� ����� D����� $������� ��$� ��������� %����'��0��'�� ��$� ��������� ��� �����0�� ����� ����� ��������� ��� �� %��� ��%%���� ���� ���%�� �� '������ '���������������� ��� ���'���� ��%'������ $�� 34�5� ���� �����% ����� 34�5 ���� ������ $���� ����'��� �� �������� �$ ,= �� !B@ ��� �&'���%����� �����% �����34�5 ,,, +,+ +,.# �� � ��' ���� ������� �$ .�+@� �����% ����� 34�5 ������ ���� �� 43� ��� D����� 5����������� ������ �&'���%����� �����%� $��'��0����� $���� 34�5 ���� �&��� +,+#�

Page 56: BUILT-IN SELF-TESTvagrawal/E6970/LECTURES/chap15.pdf · Input Circuit-Under-Test MUX Generator Pattern Hardware ROM Comparator Signature Signature Reference Test Controller Good/Faulty

544 Chapter 15. BUILT-IN SELF-TEST

Problems

,+�, , � � ����� 4$ O ,+ '������� ��� '������� �� �� D�� ��� ! �$ ����'������� ������ � ����� $���� ��� �����0�� B ��� �� �� ������� ���� �����, �� ������ �����0��0BW ���E ��� �� '�'�� �� *����� � ��� <B!#�

,+�! .������ "-./� 4%'��%��� � �������� D�� $�� �� ������������� '�����%����2�6 O �� H �� H �� H ,� *���� �� �����% �$ �1������� ��� �� �������������$ $�� ��� D���

,+�= %����� "-./� 4%'��%��� � %������ D�� $�� �� ������������� '�����%����2�6 O �� H �H ,� *���� �� �����% �$ �1������� ��� �� ��������� ����$$�� ��� D���

,+�/ .������ "-./� 7�%'��� �� 8��� ���� '������� ��������� �� �� ��������D�� ��� ������������� '�����%��� �2�6 O �� H �� H �� H , ��� �� �������0�E����� �$ �BBBBBBB, � ��� �� ��� �� �� ����� �����8���� ����

,+�+ %����� "-./� 7�%'��� �� 8��� ���� '������� ��������� �� �� %������D�� ��� ������������� '�����%��� �2�6 O �� H � H , ����%��� ��� ��D�� ��� ��������E�� �� �BB,� ��� �� ��� �� �� ����� �����8���� ����

,+�. %�./� ����� ,+�/; ���� � %����'��0��'�� ��������� �������� �$ �� �5��0���� 2�&������ M9�6 ��'�� 5�� �4�� ����� ���'��� $��% �� ������� ��0����� �� 1 ��� + ��� ��%'���� ���� ���'������ )����� ������� ��� ����������������� ���� �� �1�������� �9�LD�� 2�������� M9�6 ��'� ��� ���� ����1�������� ��������� ��������� ������ �� �1������� ��'��������� ���� ������'���� ��%'������ ��� �� ��%� �� ���������� ���� �� ��?����� �� �&'������ ����������' ������� �� ��� �����������

CLKB

D Q D Q D Q D Q D Q D Q D Q

A

D Q

����� ,+�/;� �4�� $�� )�����% ,+�.�

,+�< C ���� � ����� ���� �� �''�� $��� ���� �$ �� ������� '�����0�����%'������ ��������� �$ ����� ,+�,.2�6 �� �� $���0��'�� �������� � O 2)�#6 �2"��6� �� ��� �$ �� $��� ��'��� ��� ��� ����� ����� ��� �$ �� �� �� �� �� �� �� �� 2,�! '����������6 ����� 2,�/ '����������6 �������� 2,�"'����������6 �� �� ��� ��� ��� 2,�,. '�����������6 4$ ��������� ��� %���������� �� ��� ��� ������ �� ������ �� '����������� (�� %��� ����� ������� ������ �� ������ ,BB@ �����0$���� �������� $�� �� $����� �� ��� �������W

Page 57: BUILT-IN SELF-TESTvagrawal/E6970/LECTURES/chap15.pdf · Input Circuit-Under-Test MUX Generator Pattern Hardware ROM Comparator Signature Signature Reference Test Controller Good/Faulty

Problems 545

,+�" C ���� � ����� ���� � � � ���� ������ � ������� '�����0�����% '��0���� ��������� ��� '�����%%���� ������ ,I! ,I/ ,,I=! ��� ,I,.�

,+�; + ����� ���������� 3���� � $��� >�'0>�' ���� ,+B � ����� ��������� 27�6 ��� ��%'��� ��� '������ ��1������ ���� �� 7� '������ ��������� ��� �BBB,��*�� �� �� '����� �$ �� �������� ����%����W 7�%'��� �� '������ ��1������$ �� $��� >�'0>�' D�� ��� ������������� '�����%��� �2�6 O , H��� *���� �� D��S� '�����W 4� �� 7� ������ ��� �� D�� ��� �$ �� ��� ��W

,+�,B %�$���� "-./� ������ � =0��� %�&�%�� D�� ��� '����� ��� ������� ��%�' �� ����0'������ �B,B � ��� �� ��� ���$�� ���� �� '������ �BBB � ���������� ������� ������� $������

,+�,, 5������ ����������� L���� ����� ,+�!! '����� ��%'��� �� '���������� �$�������� $�� �� ����� ������ ��� ����� '���������� � O B�= ���� � ,+0���D�� �� ���� $�� ���'���� ��%'�������

,+�,! -���� � � ������ 4� ����� ,+�!= ��� �� ���������� ������� ������ �� %����'�������0�� $���� ��� # ��� " �����0��0BW 7�� �� D�� ������ ��� $����W

,+�,= "-./ ����� � ��� ������ ���� '������ �%������� ������� �� ������� ��D�� ��� �� ������������� '�����%��� �2�6 O , H �H �� �� '������ �� ���0E��� ���� '������� 5�� '�����% ���� ��1����� ��� �� ������ �� ������ D���4� ��� ���� ������� ��� A��� �%'��%������ � =0��� ������ �������W

,+�,/ 5������ ������� 7������� �� 34�5 �����% �� ����� ,+�+B� 7������ ��'������ 1 + ��� $ ��� ��� ��������� �� �� D�� ��� �� ���'��� ��� ���� 8 ��� ��� ��%'����� �� �� ���'�� �4��� 5� D�� �� ��������E�� ��BB, 2���� �� �����% D�� >�'0>�' �� ��� �� , ��� �� ���� ��� ��� �������6��� �� �4�� �� ��������E�� �� BBB� 5� ������� �� ������� $�� ���� '������ ��'������ ��� ���� ��1������

!� B , B , , , B B!� B B , B , , , B!� , B B , B , , ,

5� D�� ��� �� �4�� ��� ����� �� �� ��%� ����� ���� ��� ��� $����0$����F&'���� �� �������� ���� ��� ����� $�� �� $���� �����0�� B ���� ������ �� �&'����� ����� �� ���� BB, $�� ��� $���� �� �''���� ������ *�� ��� ��8��� ���� %����� ��� ��� %����� ���������� $�� �� $���� �����0��0B ��������� '������ �$��� �� D�� ��� �� �4�� ���� ��������E��W

,+�,+ -���� � � ������ �� )�����% ,+�,/ 8�� ��� �$ ���� $����� ��� ���������

1 ��B 1 ��, (� ��B (� ��, +� ��B +� ��,

,+�,. -���� � � ������ �� )�����% ,+�,/ 8�� ��� �$ ���� $����� ��� ���������

Page 58: BUILT-IN SELF-TESTvagrawal/E6970/LECTURES/chap15.pdf · Input Circuit-Under-Test MUX Generator Pattern Hardware ROM Comparator Signature Signature Reference Test Controller Good/Faulty

546 Chapter 15. BUILT-IN SELF-TEST

L3DQ

L2

DQ

L1DQ

DQ

R1

DQR2

DQR3

A

BC

d f

k

g

h

Y

Z

Circuit-Under-Test

e

Response Compacter

Pattern Generator

����� ,+�+B� 34�5 �����% $�� )�����% ,+�,/�

+ ��B + ��, (�� ��B (�� ��, � ��B � ��,

,+�,< -���� � � ������ �� )�����% ,+�,/ 8�� ��� �$ ���� $����� ��� ���������

$ ��B $ ��, +�� ��B +�� ��, ��K ��B ��K ��,

,+�," -���� � � ������ �� )�����% ,+�,/ 8�� ��� �$ ���� $����� ��� ���������

(�� ��B (�� ��, (�L ��B (�L ��, ��) ��B ��) ��,

,+�,; .������ ������������

2�6 �� �� ������� �� ����� ,+�+, '����� ������ �� �&������0M9� D��'������ ��������� �%'��%������ �� ������������� '�����%��� ,H��H��

��� �� 4�'�� �LM $�� ��������

k

Circuit−Under−Test

p

ZrC

B

n o Ym

l

A

e

qh

g

f

d

����� ,+�+,� 7������ $�� 34�5 )�����% ,+�,;�

2�6 F&'���� �� ������ �����% �$ %����& �1������� ���������� ��� '����������������

2�6 ��� ����%� �� �&������� �������0����� '������ ��������� ��� ������� ���'���� ��%'����� $�� �� ������� �� ����� ,+�+!� 7�%'��� ������ %����� ��������� $�� �� ������� ��� ������ � ������ ���� ����

Page 59: BUILT-IN SELF-TESTvagrawal/E6970/LECTURES/chap15.pdf · Input Circuit-Under-Test MUX Generator Pattern Hardware ROM Comparator Signature Signature Reference Test Controller Good/Faulty

Problems 547

ABC000001010011100101110111

BinaryCounter

PatternGener−ator

D

D

Q

Q

Q

DQ

Q

Q

1

2

3Response Compacter

hk

q

Circuit−Under−Test

p

Y

Zsa0

lm

e

f

g

d

n

CB

A

ApiBpi

CpiInput MUX

����� ,+�+!� 7������ $�� )�����% ,+�,; ��� 34�5 ��������

��������� ��%'������ ��� ���'��� � ����� B �� �� �22* ������ ����� ������� �� ���� ��� � ����� , ��� �� �� $������ 5� ���'�� �4�� ����������E�� �� �BBB� ��$��� ��������

2�6 �� �� ��%� ������� ��%'��� �� ��� %����� ��������� $�� �� $���� 9�����0��0B� ���� �� ���� ������� ����� $�� ��� $����W

,+�!B .,&%0.� �� �� ������� �$ ����� ,+�+= ������ � �5L�)� ������� �����%������ �� ���� ���� ����� ��� � %�&�%�� =0��� D�� ��������E�� �� �BB, ���� ��%'��� �� ���'�� �$ �� ���� ����� ��� � =0��� �4�� ��������E�� ���BBB�� ��%����� �� �����% $�� ,! ����� '������ ��� '������ �� 8��� ����������������� �� '��� ��� ���� �$ �5L�)��

A

B

C

ScanChain

lm

q

p

Circuit-Under-Test

Scan

r

ChainY

X

Z

ff

gg

hh

kk

ee

dd

qq

mmll nn

pp

Circuit-Under-Test

Chain

rr

V

U

W

ScanD

E

F

n

kh

gf

e

d

����� ,+�+=� 7������ $�� 34�5 )�����% ,+�!B�

,+�!, %5,.H � ��� (�.,� 4%'��%��� �� ����� ����� ������� �����E��� �� �������������� ����%����� �� ����� ,+�/, $�� �� ��5�H %�%��� 34�5 �����%�

,+�!! %5/+ ' � ��� (�.,� 4%'��%��� �� ����� ���������� ������% $�� ��%�%��� 34�5 ���������� $�� �� ���7( M ���� ��������� �� 5���� ;�,+�

,+�!= (�., �� ��

2�6 �� �� ������� �� ����� ,+�+/ '����� ������ � /0��� ��������0M9� 2%���0���6 D�� '������ ��������� �%'��%������ �� ������������� '�����%���

Page 60: BUILT-IN SELF-TESTvagrawal/E6970/LECTURES/chap15.pdf · Input Circuit-Under-Test MUX Generator Pattern Hardware ROM Comparator Signature Signature Reference Test Controller Good/Faulty

548 Chapter 15. BUILT-IN SELF-TEST

, H � H �� ��� �� 4�'�� �LM $�� �������� ���� ��� ��� �$ �� ���� �$�� '������ ��������� ���� �� ������ �� ���� ��� ���� = ������� ��'����)����� ������� �''��'����� ����� ��������

Circuit-Under-Test

d

e

fA

g

CL

B

Cq

Y

p

Z

QD

CL

onl

m

k

h

����� ,+�+/� 7������ $�� �����0�� ���$0��������

2�6 F&'���� �� ������ �����% �$ %����& �1������� ���������� ��� '����������������

2�6 ��� ������ �� �&������0M9� 2��������6 �4�� $�� ��� ������� ����� ����%� ������������� '�����%��� ,H�H��� ���� ��� ���� ��� �$ �� �4������ ���� ������� ���'��� 2����� �� ������� �� ���� ��� ���'����6 ����''��'����� ��������E����� ������� $�� �� �4��� *�� �� �� ����������$ ����� � /0��� �4�� ����� ��� � !0��� ���W

2�6 F&'���� �� ������ �����% �$ %����& �1������� ���������� ��� �4���

2�6 4� '��������� ������� �� ��� $���� ��� � �����8���� ��%��� �$ ������������ $����� ��� �� �� ��������� ���������� J�� ����� F �� ��������������� ��� ���� ���� �� ��$���� 2������ ��� �����6 �� ���� ��A�������������� )����� �&'���� ��� �� ����� ��� ��� 34�5 ������� '������ ����� �� 8& ���

,+�!/ &�D!��� "-./� ������ � /0��� D�� ����� �� ������ �� �''����& 3 ��� ���'I���� D�� �������� %���� �$ ������� ,+�=� 5� D�� ����� ���� ��3��*��� ��'�� ������ �� �������� ����� �� ������ �' �� ����� ���� �������� D�� �� ��������E� �� BBB,�