96 channels
DESCRIPTION
One barrel sector. LV analog. LV digital. RB4. 96 channels. 96 channels. RB3. 96 channels. 96 channels. RB2 out. 96 channels + 96 channels + 96 channels. 10 HV Ch. 10 LV Ch. RB2 in. 96 channels + 96 channels. LVA Channel. LVD Channel. HV Channel. 96 channels + 96 channels. - PowerPoint PPT PresentationTRANSCRIPT
![Page 1: 96 channels](https://reader033.vdocuments.us/reader033/viewer/2022042608/5681449a550346895db1451c/html5/thumbnails/1.jpg)
96 channels 96 channels
96 channels
96 channels + 96 channels + 96 channels
96 channels + 96 channels
96 channels + 96 channels
96 channels + 96 channels
96 channels
RB4RB4
RB3RB3
RB2RB2 in in
RB1RB1
10 HV Ch.10 LV Ch.
LVD ChannelHV Channel
LV analog
LV digital
LVA Channel
One barrel sector One barrel sector
RB2 outRB2 out
During the test we will have 2 RB2
![Page 2: 96 channels](https://reader033.vdocuments.us/reader033/viewer/2022042608/5681449a550346895db1451c/html5/thumbnails/2.jpg)
RB2 Layout RB2 Layout
1 RB2in case
ALV1DLV1ALV2DLV2
HV1HV2
RPC ChamberRPC Chamber
FEBFEBFECFEC FECFEC
FEBFEBFECFEC FECFEC
FEBFEBFECFEC FECFEC
FEBFEBFECFECFECFEC FEBFEBFECFECFECFEC FEBFEBFECFECFECFEC
25 twisted pairs lines: 16 data lines plus 4 test input lines/FEB
![Page 3: 96 channels](https://reader033.vdocuments.us/reader033/viewer/2022042608/5681449a550346895db1451c/html5/thumbnails/3.jpg)
RPC FE board & Service board architecture RPC FE board & Service board architecture
DAC
8 8
FEC
LVDS-R
VoltageRegul
FEC
2
LVDS output + Test Input from LB (50 pins) LVDS output + Test Input from LB (50 pins)
VoltageRegul
2
From stripFrom strip From stripFrom strip
power & control flat cable (Power, I2C Lines) (20 pin)
power & control flat cable (Power, I2C Lines) (20 pin)
![Page 4: 96 channels](https://reader033.vdocuments.us/reader033/viewer/2022042608/5681449a550346895db1451c/html5/thumbnails/4.jpg)
Gaps
Pet Foil
Cu Foil
Cu Foil (signal ground)
Al chassis
FEB
DGND
AGND
HV Power supply
HV
Gro
un
d
Kapton conn.
HV connector
LV Power supply
![Page 5: 96 channels](https://reader033.vdocuments.us/reader033/viewer/2022042608/5681449a550346895db1451c/html5/thumbnails/5.jpg)
Chamber almost final layout
1 board: 2 chips (8 strip/chip)
Capton foil
2 electronics boards:32 channels
![Page 6: 96 channels](https://reader033.vdocuments.us/reader033/viewer/2022042608/5681449a550346895db1451c/html5/thumbnails/6.jpg)
384 strips
LVDS InputLVDS Input
2001 Test_Beam Layout2001 Test_Beam LayoutControl room
LVDS Input /RPCLVDS Input /RPC
VME TDC
GIF AREA
LV P.S.LV P.S.
HV cablesHV cables
SYS 1527
LVDS signals need short cables (max 15 m)
![Page 7: 96 channels](https://reader033.vdocuments.us/reader033/viewer/2022042608/5681449a550346895db1451c/html5/thumbnails/7.jpg)
Control roomSource
Control roomCMS
Gas box Muon CMSStokage box
Layout of GIF and surrounding
![Page 8: 96 channels](https://reader033.vdocuments.us/reader033/viewer/2022042608/5681449a550346895db1451c/html5/thumbnails/8.jpg)
Trigger and rate
Small triggerSCI1 .and. SCI2..and.SCI3.and.SCI1
Chamber positionimportant for the rate ofhits
![Page 9: 96 channels](https://reader033.vdocuments.us/reader033/viewer/2022042608/5681449a550346895db1451c/html5/thumbnails/9.jpg)
MaterialMaterial
• 2 RB2: 2 x 12 FEB 384 strips 6 TDCs (Bari)
• 3 Beam chambers 12 output NIM 1 TDCs1 VME crate
• 8 HV channels 1 HV module 1 CAEN SYS 1527 Power Supply
• Signal thresholds: set and reading PC controlled
• 4 LV channels 2 LV Power Supply
• 1 Temperature-Pressure controller
![Page 10: 96 channels](https://reader033.vdocuments.us/reader033/viewer/2022042608/5681449a550346895db1451c/html5/thumbnails/10.jpg)
RU
BU
EVM
TRIGGER
PC linux
Monitoring
Run Control
Scrittura sufile
Le unità del Sistema di Acquisizione per RPCLe unità del Sistema di Acquisizione per RPC
Implementazione softwareImplementazione software
Pacchetto XDAQ (Cross data Acquisition) è costituito da tre unità separate e autonome.
Pacchetto XDAQ (Cross data Acquisition) è costituito da tre unità separate e autonome.
![Page 11: 96 channels](https://reader033.vdocuments.us/reader033/viewer/2022042608/5681449a550346895db1451c/html5/thumbnails/11.jpg)
TDC TDCPer testare gli RPC il DAQ deve fornire ad ogni segnale di trigger informazioni relative alla presenza o meno di impulsi generati al passaggio di un muone sulle strisce di ciascun rivelatore. A tal scopo è stato realizzato il TDC (VME Common stop, risoluzione massima 25 ns).
Per testare gli RPC il DAQ deve fornire ad ogni segnale di trigger informazioni relative alla presenza o meno di impulsi generati al passaggio di un muone sulle strisce di ciascun rivelatore. A tal scopo è stato realizzato il TDC (VME Common stop, risoluzione massima 25 ns).
LVDSRECEIVER
INPUT[63:0] LIFO64 x 64
OROR8[7:0]
OR64
SHIFT REGISTER 64
RATECOUNTER
TIMERMUXSEL
MUX
BUSTRANCEIVER
OR8[7:0]
OR64
IN[63:0]
IN[63:0]
INTERNAL BUS
CONTROLLOGIC
VME BUS32
32
32
32
TRIGGER
32
Il TDC acquisisce in modo continuo sia pattern di hit da rumore che da cosmici a partire dalla sua abilitazione fino al suo stop.Il TDC acquisisce in modo continuo sia pattern di hit da rumore che da cosmici a partire dalla sua abilitazione fino al suo stop.
![Page 12: 96 channels](https://reader033.vdocuments.us/reader033/viewer/2022042608/5681449a550346895db1451c/html5/thumbnails/12.jpg)
LIFO
IN
R
SSI
LIF
1234
64
0
00
11
00011
00110
0 0
00 0
0
Trigger
Bit_1=2
Tempo Word_1=ck*4
Tempo Word_2=ck*5
32
1 word 2 word
1word
2word
SRL SRL
G
E
O
Bit_L=0x18000000
Bit_H=0x00000000
Bit_L=0x30000000
Bit_L=0x00000000
Evento = insieme di pattern di hit che per ogni segnale di trigger vengono memorizzate nei moduli di memoria (LIFO).Evento = insieme di pattern di hit che per ogni segnale di trigger vengono memorizzate nei moduli di memoria (LIFO).
![Page 13: 96 channels](https://reader033.vdocuments.us/reader033/viewer/2022042608/5681449a550346895db1451c/html5/thumbnails/13.jpg)
1234567891011121314151617181920
Numero tot di
locazioni
0
Altre informazioni
Numero di loc del PRIMO TDC
Tag TDC
FR
Ultimi 32 bit
Tempo relativo alla parola prec
Numero di locazioni SECONDO TDC
Il vettore viene scritto nella RDPM per essere prelevato dalla BU e trascritto in un file per la successiva analisi off-lineIl vettore viene scritto nella RDPM per essere prelevato dalla BU e trascritto in un file per la successiva analisi off-line
Vettore dei datiVettore dei dati
Primi 32 bit
![Page 14: 96 channels](https://reader033.vdocuments.us/reader033/viewer/2022042608/5681449a550346895db1451c/html5/thumbnails/14.jpg)
1 TDC – 10 clock (all hits 250 ns before trigger are stored)
1 hit / clock 7 + 6 x 10 = 67 words
6 TDC 402 words/ trigger
Rate-informations
Area (64 strips)= 2.5 x 124 x 64 = 19840 cm2
1 hit/ TDC means 2016 Hz/ cm2 counts
Minimum clock width 25 ns