1. what is interrupt? explain in detail classification of
TRANSCRIPT
UnitโV 8085 Interrupts
1 Dept: CE MALP(3330705) Prof. Chintan N. Kanani
1. What is interrupt? Explain in detail classification of interrupt? Interrupt เช เชเช เชชเซเชฐเชเชพเชฏเชจเซ เชชเซเชฐเซเชธเซเชธ เชเซ. เชเชญเซเชพเชพเช processor เช เชจเซ I/O device เชฒเชเซเชเซ data
transfer เชฅเชพเชฎ เชเซ. เชเซเช instruction เชจเชพ execution เช เชฅเชฒเชพ เชคเซ เชเซเช external เชนเชพเชฐเซเชกเชฒเซเชฏ เชกเชฐเซเชฒเชพเชเชธ เช เซเชกเชธเชเซเชจเชฐ เชเชจเชฏเชเซ
เชเชฏ เซเชคเซเชจเชพ เชเชพเชฏเชฃเซ เช เซเชเชฒเซเชจเซเช เชเชจเชฏเชเซ เชฅเชพเชฎ เชคเซเชจเซ Interrupt เชเชนเซเชฒเชพเชญเชพเชพเช เชเชฒเซ เชเซ. เชเชฎเชพเชฏ เซ Interrupt เชเชฒ เซเชเซ. เชคเซเชฎเชพเชฏ เซprocessor เชจเซเชเซ เชญเซเชเชซเชจเชพ เชธเซเชเซ follow เชเชฏ เซเชเซ:
(1) Current instruction เชจเซ complete เชเชฏ เซเชเซ เช เชจเซ current เชชเซเชฐเซเชเซเชฐเชญเชจเซ เชธเชธเซเซเชจเซเชฐเซ เชเชฏ เซเชเซ. (2) Next instruction เชจเซเชพเช เชเชฐเซเชฐ เซเชธ stack เชญเชพเชพเช เชธเซเชเซเชฏ เชเชฏ เซเชเซ. (3) Interrupt Service Routine (ISR) เชฏ jump เชเชฏ เซเชเซ. เช เซเชจเซเชธเซเชธเชฏเซ data transfer เชเชฏ เซ
เชเซ. เชเชเชฐเซ เชเซ device เชจเซ service เซเชฏเซ เชพเชฐเซเซ เชเซ. (4) เชคเซเชฎเชพเชฏเชซเชพเชฆ stack เชญเชพเชพเชเชฅเซ address เชญเซเชฒเซเชจเซ เชธเชธเซเซเชจเซเชฐเซ เชฅเชฎเซเชฐเชพ เชชเซเชฐเซเชเซเชฐเชพเชญ เชจเซ resume เชเชฏเชณ.เซ
Classification of Interrupt:- Interrupt เชจเซ เชญเซเชเซเชฎเชคเซเชฒเซ เชซเซ เชเซเชเซเชเชฏเซเชญเชพเชพเช divide เชเชฏเซ เชณเชเชพเชฎ เชเซ.
(1) Software Interrupt
(2) Hardware Interrupt
Processor เช เซspecial instruction supprot เชเซ. เชคเซเชจเซ เชเชพเชฏเชฃเซ software Interrupt เชเชจเชฏเชเซ เชฅเชพเชฎ
เชเซ. Example-RST instruction in 8085. 8085 เชชเซเชฐเซเชธเซเชธเชฏเชจเซ Interrupt pin เชฏ เชกเชธเชเซเชจเชฐ เชญเซเชเชฐเซเชจเซ เชนเชพเชฐเซเชกเชฒเซเชฏ Interrupt เชเชจเชฏเชเซ เชเชฏเซ เชณเชเชพเชฎ เชเซ. 8085 เชชเซเชฐเซเชธเซเชธเชฏ เช five Interrupt เซเชจ เชจเซ supprot เชเชฏ เซ เชเซ เชเชฒเซเซ เชเซ TRAP, RST 7.5, RST
6.5, RST 5.5 เช เชจเซ INTR. Hardware Interrupt เชจเซ เชซเซ เชฌเชพเชเชญเชพเชพเช เชฒเชนเซเชเซ เชณเชเชพเชฎ.
(1) Maskable
(2) Non-Maskable
Maskable Interrupt เชจเซ เชชเซเชฐเซเชธเซเชธเชฏ เชฆเซเชตเชพเชฏเชพ เชกเชฐเซเชธเซเชซเชฐ เชเชฏเซ เชณเชเชพเชฎ เชเซ. เชฃ Non-Maskable Interrupt
เชจเซ เชกเชฐเซเชธเซเชซเชฐ เชเชฏเซ เชณเชเชคเซเชพเช เชจเชฅเซ. 8085 เชญเชพเชพเช TRAP เช Non-Maskable Interrupt เชเซ. TRAP, RST 7.5, RST 6.5, RST 5.5 เช เชจเซ INTR เช Maskable Interrupt เชเซ.
2. How to Enabling and Disabling Interrupt?
8085 Interrupt
8085 เชญเชพเชพเช EI เช เชจเซ DI instruction เชฆเซเชตเชพเชฏเชพ interrupt เชจเซ เชเชจเซเชซเชฐ เช เชจเซ เชฐเซเซเชธเซเชซเชฐ เชเชฏเซ เชณเชเชพเชฎ เชเซ. เช instruction เชฒเชฐเซเซ เชเชพเชฏ maskable interrupt เชเชฒเซเชพ เชเซ RST 7.5, RST 6.5, RST 5.5 เช เชจเซ
INTR เชจเซ เชเชจเซเชซเชฐ เช เชจเซ เชกเชฐเซเชธเซเชซเชฐ เชเชฏเซ เชณเชเชพเชฎ เชเซ.
UnitโV 8085 Interrupts
2 Dept: CE MALP(3330705) Prof. Chintan N. Kanani
เช เชชเซเชฐเชเชพเชฏเชจเซ instruction เชฅเซ non-maskable interrupt เชเชฒเซเซเชพเช เชเซ TRAP เชฏ เชเชพเชพเชเช เชชเซเชฏ เชฐเซเชคเซ
เชจเชฅเซ. (1) EI (Enable Interrupt)
เช instruction เชฒเชฐเซเซ 8085 เชญเชพเชเชเซเชฐเซเชชเซเชฐเซเชธเซเชธเชฏเชจเซ interrupt system เชจเซ enable เชเชฏเซ เชณเชเชพเชฎ เชเซ. เชเชฎเชพเชฏ เซEI instruction เชจเซเชพเช execution เชฅเชคเซเชพเช เชนเซเช เชคเซเชฎเชพเชฏ เซเชซเซเชเซ เชเซเช interrupt recognized เชฅเชคเซเชพเช
เชจเชฅเซ. (2) DI (Disable Interrupt)
เช instruction เชฒเชฐเซเซ 8085 เชญเชพเชเชเซเชฐเซเชชเซเชฐเซเชธเซเชธเชฏเชญเชพเชพเช interrupt system disable เชเชฏเซ เชณเชเชพเชฎ เชเซ. DI instruction เชจเชพ execution เชธเชญเชฎเซ เชซเซเชเชพ เชเซเช เชฃ interrupt recognized เชฅเช เชณเชเชคเชพ
เชจเชฅเซ. เชเชฎเชพเชฏ เซ เชเซเช interrupt เชเชฒเซ เชเซ เชคเซเชฎเชพเชฏ เซ เชชเซเชฐเซเชธเซเชธเชฏ เซเชคเชพเชจเซเชพเช currrent status save เชเชฏ เซ เชเซ เช เชจเซ
interrupt service routine เชฏ jump เชเชฏ เซเชเซ. Interrupt service routine เชจเซเชพเช execution complete เชเชฎเชพเชก เชซเชพเชฆ เชเชพเชเชเชฐ เซเชฐ เชพเชเซ interrupt
เชชเซเชฐเซเชเซเชฐเชพเชญ เชฏ เชเชพเชฎ เชเซ. เช เชชเซเชฐเซเชธเซเชธเชจเซ เชเชพเชฏเชฃเซ time delay เชฒเชงเซ เชเชพเชฎ เชเซ เช เซtime sensitive เชเชชเซเชฐเซเชเซเชณเชจ เชเชฒเซเซ เชเซ real
time system เชญเชพเชพเช เชเชฎเซเชเซ เชฅเช เชณเชเชคเซเชพเช เชจเชฅเซ.
เช เชชเซเชฐเซเชฌเซเชฐเซเชญเชจเซ เชฆเซเชฏ เชเชฏเชฒเชพ เชญเชพเชเซ, เชเซเช application program เชญเชพเชพเช เชเชฎเชพเชฏ เซcritical section run เชฅเชคเซ เชนเซเช เชคเซเชฎเชพเชฏ เซinterrupt เชจเซ disable เชเชฏเซ เชฆเซเชฒเซเชพเช เชเซเชเช.
เชเชฎเชพเชฏ เซcritical section เชจเซเชพเช execution complete เชฅเชพเชฎ เชคเซเชฎเชพเชฏ เซเชพเชเซ interrupt เชจเซ enable
เชเชฏเซ เชฆเซเชฒเซเชพเช เชเซเชเช. DI : disable interrupts โฆ โฆ critical portion โฆ of the program โฆ โฆ EI : enable interrupts
3. Write down the steps which perform by microprocessor when Interrupt Occurs.
เชเชฎเชพเชฏ เซเชนเชพเชฐเซเชกเชฒเซเชฏ pin เชฏ เชเซเช valid เชนเชพเชฐเซเชกเชฒเซเชฏ เชกเชธเชเซเชจเชฐ เชเชจเชฏเชเซ เชฅเชพเชฎ เช เชจเซ เชเซเช interrupt เชเชฒเซ เชคเซเชฎเชพเชฏ เซ
8085 เช เชจเซเชเซ เชญเซเชเชซเชจเชพ เชธเซเชเซเชชเซเชธ perform เชเชฏ เซเชเซ: (1) 8085 เชญเชพเชพเช เชเซเช instruction end เชฅเชคเซ เชนเซเชเชคเซเชฎเชพเชฏ เซ เชฆเชฏเชเซ machine cycle เชฏ เชนเชพเชฐเซเชกเชฒเซเชฏ
interrupt check เชเชฏเชฒเชพเชญเชพเชพเช เชเชฒเซ เชเซ.
UnitโV 8085 Interrupts
3 Dept: CE MALP(3330705) Prof. Chintan N. Kanani
(2) เชเซ เชเซเช valid signal เชเชฒเซเชฐเซเชพเช เชนเซเช เชคเซ, (a) เชเซ เชคเซ TRAP signal เชนเซเช เชคเซ, เชชเซเชฐเซเชธเชธเซเชฏ next instruction เชจเซเชพเช address save เชเชฏเซเชจ เซ
เชเซเช เชธเซเซเชธเซเชกเชชเช เชฐเซเชเซเชณเชจ เชฏ เชเชฎเซ เชเชฏ เซเชเซ เช เชจเซ ISR เชจเซ execution or execute เชเชฏ เซเชเซ. เช เชจเซ เชคเซเชฎเชพเชฏเชซเชพเชฆ original เชชเซเชฐเซเชเซเชฐเชพเชญเชจเซ resume เชเชฏ เซเชเซ.
(b) เชเซ TRAP เชกเชณเชฒเชพเชฎเชจเชพ เชเซเช เชกเชธเชเซเชจเชฐ เชเชฒเซเชพ เชเซ RST 7.5, RST 6.5, RST 5.5 เช เชจเซ
INTR เชเชฒเซ เชคเซ, (i) เชเซ interrupt เชเชจเซเชซเชฐ เชนเซเช เชคเซ เชชเซเชฐเซเชธเซเชธเชฏ next address save เชเชฏเซ เชเซเช
เชธเซเซเชกเชเชกเชชเช เชฐเซเชเซเชณเชจ เชฏ เชเชฎเซ เชเชฏ เซ เชเซ เช เชจเซ ISR เชจเซ execute เชเชฏ เซ เชเซ. เชคเซเชฎเชพเชฏเชซเชพเชฆ
original เชชเซเชฐเซเชเซเชฐเชพเชญเชจเซ resume เชเชฏ เซเชเซ. (ii) เชเซ interrupt enable เชจเชพ เชนเซเช เชคเซ ignored เชเชฏเซ เชฆเซ เชเซ.
4. Explain RST Instruction in 8085. RST instruction เชจเซเชพเช เชชเซเชฏเชญเซเช เชเชเซเชกเชคเชญเชพเชพเช เชฆเชณเชพเชกเชฒเซเชฐเซเชพเช เชเซ.
D7 D6 D5 D4 D3 D2 D1 D0
1 1 n n n 1 1 1
เช เชนเซเชพเช, Restrart instruction เช n เชจเซ value เชจเซ operand เชคเชฏเซเชเซ เชฐเซ เชเซ. n เชจเซ value 0 เชฅเซ 7 เชญเชพเชพเช เชเซเช เชฃ เชนเซเช เชณเชเซ เชเซ.
เชเชฎเชพเชฏ เซRestrart instruction execute เชฅเชพเชฎ เชเซ เชคเซเชฎเชพเชฏ เซเชคเซ เชธเซเชชเซเชฐเชฅเชญ next instruction เชจเซเชพเช address stack เชญเชพเชพเช save เชเชฏ เซเชเซ เช เชจเซ n เชจเซ value เชจเซ 8 เชฒเชฐเซเซ multiplied เชเชฏเซ เช เซlocation เชญเซ เชคเซเชจเชพ เชฏ
เชเชฎเซ เชเชฏ เซเชเซ. D3, D4, D5 เชจเซ value เช 3-bit binary no. เชฒเชฐเซเซ replace เชเชฏเชฒเชพเชญเชพเชพเช เชเชฒเซ เชเซ.
Instruction Binary Code OPCODE(Hex) Jump Location
RST 0 11000111 C7h 0000h
RST 1 11เซฆเซฆ1111 CFh 0008h
RST 2 11010111 D7h 0010h
RST 3 11011111 DFh 0018h
RST 4 11100111 E7h 0020h
RST 5 11101111 EFh 0028h
RST 6 11110111 F7h 0030h
RST 7 11111111 FFh 0038h
Software Interrupt using RST:-
UnitโV 8085 Interrupts
4 Dept: CE MALP(3330705) Prof. Chintan N. Kanani
เชซเซ subsequent RST instruction เชจเชพ เชเชฎเซ เชฐเซเชเซเชณเชจ เชเซเชคเชพ เชญเชพเชฐเซเชญ เชฐเซเซ เชเซ เชเซ เชคเซเชจเซ เชฒเชเซเชเซ เชชเชเซเชค 8-byte เชจเซเชพเช
เช distance เชเซ. เชเชญเซเชพเชพเช ISR เชฐเชเซ เชณเชเชพเชฎ เชจเชกเชน. เช เชชเซเชฐเซเชฌเซเชฐเซเชญเชจเซ solve เชเชฏเชฒเชพ เชญเชพเชเซ ISR เชจเซ เชซเซเชเชพ เชเซเช location เชฏ เชฐเชเชฒเชพเชญเชพเชพเช เชเชฒเซ เชเซ. Actual เชญเชพเชพเช เชเซเชพเชพเช ISR เชฐเชเชพเชฎเซเชฐเซเชพเช เชนเซเช เชเซ เชคเซเชฎเชพเชพเช เชนเซเชพเชเชเชฒเชพ เชญเชพเชเซ เชเชฃเซ jump instruction เชจเซ เชเชฎเซเช
เชเชฏเซ เชณเชเซเช เชเซเช เช เชจเซ ISR เชจเซ run เชเชฏเซ เชณเชเซเช เชเซเช. For Example,
; mainline program
2000h 0018h jmp 4000h; RST 3 location ;ISR
4000h
(INTERRUPT SERVICE ROOTINE)
เชเชเซเชกเชคเชญเชพเชพเช เชฆเชณเชพเชกเชตเซเชฎเชพ เชชเซเชฐเชญเชพเชฃเซ mainline program เชจเซเชพเช starting location 2000h เชเซ. เช เชจเซ RST 3 instruction เชงเชฏเชพเชฒ เซเชเซ.
RST 3 เชจเซเชพเช jump location 0018h เชเซ. เช เซJMP 4000h instruction เชงเชฏเชพเชฒ เซเชเซ. เชเชฅเซเซ actual ISR เช 4000h เชฏ เชฐเชเชฐเซเซเชพเช เชนเซเช เชเซ.
- - - - - - - - -
- - - - - - - - -
- - - - - - - - -
RST 3
- - - - - - - - -
- - - - - - - - -
- - - - - - - - -
- - - - - - - - -
- - - - - - - - -
- - - - - - - - -
- - - - - - - - -
- - - - - - - - -
EI
RET
UnitโV 8085 Interrupts
5 Dept: CE MALP(3330705) Prof. Chintan N. Kanani
เชคเซเชฅเซ เชเชฎเชพเชฏ เซmainline program execute เชฅเชคเซ เชนเซเช เช เชจเซ เชเชฎเชพเชฏ เซRST 3 instruction เชเชฒเซ
เชคเซเชฎเชพเชฏ เซ0018h เชฏ เชเชพเชฎ เชเซ. เชเซเชพเชพเช JMP 4000h เชฐเชเชฐเซ เชเซ เช เชจเซ เชเชพเชเชเชฐ เซเชฐ 4000h เชฏ เชเชฐ เชพเชจเซเชธเชชเชฏ เชฅเชพเชฎ เชเซ
เช เชจเซ ISR เชจเซ run เชเชฏ เซเชเซ. เชคเซเชฎเชพเชฏเชซเชพเชฆ เชเชพเชเชเชฐ เซเชฐ เชพเชเซ mainline program เชญเชพเชพเช เชเชฐ เชพเชจเซเชธเชชเชฏ เชฅเชพเชฎ เชเซ. Hardware Interrupt Useing RST:-
8085 เชชเซเชฐเซเชธเซเชธเชฏ เช เชฆเชฏเชเซ instruction run เชเชฎเชพเชก เชซเชพเชฆ interrupt pin เชเซเช เชเชฏ เซเชเซ. เชเซ interrupt pin เชฏ valid signal เชเชฒเชฐเซ เชนเซเช เชคเซ เชคเซ ISR เชจเซ run เชเชฏ เซเชเซ.เช เชจเซ เชคเซเชฎเชพเชฏเชซเชพเชฆ next
cycle เชญเชพเชพเช เชคเซ เชเชเชจเซเชฐเชเซเชญเซเชจ เชเซ เชเซ. 8085 เชญเชพเชพเช เชเชฎเชพเชฏ เซhardware interrupt เชเชฒเซ เชเซ เชคเซเชฎเชพเชฏ เซเชชเซเชฐเซเชธเซเชธเชฏ current program เชจเซ stop เชเชฏเซ
เชฆเซ เชเซ. interrupt เซเชจ เชจเซ เชกเชฐเซเชธเซเชซเชฐ เชเชฏเซ เชฆเซ เชเซ. เช เชจเซ ISR เชฏ jump เชเชฏ เซเชเซ. เช เชนเซเชพเช interrupt เซเชจ เชจเซ เชกเชฐเซเชธเชซเซเชฐ เชเชเชฐเชพ เชญเชพเชเซ เชเชฏ เซเชเชฏเชฒเชพเชญเชพเชพเช เชเชฒเซ เชเซ. เชเชพเชฏเชฃ เชเซ ISR run เชฅเชคเซเชพเช เชนเซเช เชคเซเชฎเชพเชฏ เซเชซเซเชเซ
เชเซเช interrupt เชเชฒเซ เชจเชกเชน.
UnitโV 8085 Interrupts
6 Dept: CE MALP(3330705) Prof. Chintan N. Kanani
5. Explain in detail 8085 vector interrupt. 8085 เช เชช เชพเชเช interrupt เชเชจเชชเชเซ pins เชชเซเชฐเซเชตเชพเชเชก เชเชฐเซ เชเซ. เชเซ I/O device เชฏเชธเซ เชเชฐเซ เชเซ. เช เชจเซ
8085 เชจเซ hardware เชธเชธเชเซเชจ เชจเชพ เชธเซเชตเชฐเซเซ interrupt เชเซ เชเซ. เชคเซเชฎเชพเชพเช TRAP, RST 7.5, RST 6.5, RST 5.5 and INTR เชจเซ เชธเชฎเชพเชตเซเชถ เชฅเชพเชฏ เชเซ. TRAP เช non-maskable เชเซ เช เชจเซ เชคเซเชจเซ disable เชเชฐเซ เชถเชเชพเชฏ เชจเชนเชฟ. เชซเชพเชเซเชจเชพ เชเชพเชฐ interrupt เช maskable เชเซ เชเซเชจเซ disable เชเชฐเซ เชถเชเชพเชฏ เชเซ. เชเชฏเชพเชฐเซ interrupt เชเชตเซ เชเซ, เชเซ location เชฐ jump เชฅเชพเชฏ เชเซ เช เชจเซ control transfer เชฅเชพเชฏ เชเซ เชคเซเชจ เซ
vector addresses เช เชฅเชตเชพ jump location เชเชฟเชตเซเชพเชฎเชพ เชเชตเซ เชเซ. เช location TRAP, RST 7.5, RST 6.5, RST 5.5 and INTR เชฎเชพเชเซ เชนเชชเชเซเชท เชเซ. เชเซ เชจเซเช เซเชจเชพ เชเซเชซ เชฎเชพ
เชฆเชถเชพเชพเชตเซ เชเซ. Interrupt Vector address Priority
TRAP 0024h 1
RST 7.5 003Ch 2
RST 6.5 0034h 3
RST 5.5 002Ch 4
INTR Provided by external hardware 5
เช เชฟเซ เชคเซเชจเชพ vector เชนเชชเชเซเชท เชเซ เชคเซ INTAฬ ฬ ฬ ฬ ฬ ฬ ฬ เชจเซ use เชเชฐเชคเชพ เชจเชฅเซ. INTR เชจ เซvector address เช external hardware เชฆเซเชตเชพเชฐเชพ RST เช เชฅเชตเชพ CALL เชจเซ เชเชฏเซเช เชเชฐเซเชจเซ
เชเชตเชพเชฎเชพเชพเช เชเชตเซ เชเซ. เชคเชซ เซเชฎเชพ เชฆเชถเชพเชพเชตเซ เชเซ เชเซ TRAP เชจเซ priority เชซเชงเชพ เชเชฐเชคเชพ highest เชเซ.
6. Explain in detail RIM and SIM RIM:- Read Interrupt Mask
B7 B6 B5 B4 B3 B2 B1 B0
SID I7 I6 I5 I4 IE 6.5 5.5
Pending Interrupts: 1=Pending Interrupts Mask: 1=Masked Serial Data Input, if any Pending Interrupts flag: 1= Enable
(Format at read interrupt mask)
เช Instruction เชฆเซเชตเชพเชฏเชพ accumlator เชญเชพเชพเช interrupt เชจเซเชพเช current status load เชเชฏเซ เชณเชเชพเชฎ เชเซ, interrupt enable เชเชฏเซ เชณเชเชพเชฎ เชเซ. เช เชจเซ เซเชจเซเชฐเซเซ เชพเชเช interrupt เช เชจเซ serial data เชฃ load เชเชฏเซ เชณเชเชพเชฎ เชเซ.
เชเชเซเชกเชคเชญเชพเชพเช เชฆเชณเชพเชกเชตเซเชฎเชพ เชชเซเชฐเชญเชพเชฃเซ lower 3-bits เช RST 5.5, RST 6.5 เช เชจเซ RST 7.5 เชจเซเชพเช เชเชฏเชจเซเช status เช เซ
UnitโV 8085 Interrupts
7 Dept: CE MALP(3330705) Prof. Chintan N. Kanani
เชเซ means เชเซ เชคเซ enable เชเซ เชเซ disable เชคเซ เชเชพเชจเซ เชณเชเชพเชฎ เชเซ. เชคเซเชฎเชพเชฏ เชเซเชจเซเชพเช bit เช เชชเซเชฐเซเชธเซเชธเชฏเชจเชพ interrupt system เชจเซเชพเช status เชเซ เชเซ. EI instruction เชฆเซเชตเชพเชฏเชพ flag 1
set เชเชฏเซ เชณเชเชพเชฎ เชเซ เช เชจเซ DI instruction เชฆเซเชตเชพเชฏเชพ flag เชจเซ เชชเชฏเซเชฅเซ เชฏเซเชธเซเช เชเชฏเซ เชณเชเชพเชฎ เชเซ. เชคเซเชฎเชพเชฏ เชเซเชจเชพ เชคเซเชฐเชฃ bit เชเชเชฐเซ เชเซ B4, B5, B6 เชจเซ RST 5.5, RST 6.5 เช เชจเซ RST 7.5 เชจเชพ เซเชจเซเชฐเซเซ เชพเชเช status
เชเซ เชเซ. เชฐเซเชธเซเช เชซเซเช เช เชชเซเชฐเซเชธเซเชธเชฏ เชพเชธเชฅเซเซ เชญเซเชฒเซเชฐ SID เชเชเชฐเซ เชเซ serial Input data เชเซ.
SIM (Set Interrupt Mask) เช instruction เชฆเซเชตเชพเชฏเชพ เชเชจเซ accumalator เชญเชพเชพเชเชฅเซ เชเชจเซเชเซเชจเซเชเชจเซ read เชเชฏเซ เชณเชเซเชจเซ เชเซเช เช เชจเซ เช
เชชเซเชฐเชญเชพเชฃเซ interrupt เชจเซ enable เชเซ disable เชเชฏเซ เชณเชเซเช เชเซเช. เชเชเซเชกเชคเชญเชพเชพเช เชฆเชณเชพเชกเชตเซเชฎเชพ เชชเซเชฐเชญเชพเชฃเซ higher two bits เช serial I/O เชญเชพเชเซ เชฒเชฏเชพเชฎ เชเซ. Bit B4 เช RST 7.5 เชญเชพเชเซ เชเชกเชฐเซเชณเชจเชฐ เชเชพเชเชเชฐ เซเชฐ เชเซ. เช เซB4 เชจเซ value 1 เชฅเชพเชฎ เชเซ RST 7.5 เช
disable เชฅเชพเชฎ. Bit-3 เช control bit เชคเชฏเซเชเซ เชเชพเชญ เชเชฏ เซเชเซ. เชเซ bit-0,1,2 เชจเซ value 0 set เชฅเชพเชฎ เชคเซ เชคเซเชจเซ corresponding interrupt enable เชฅเชพเชฎ เชเซ เช เชจเซ
เชเซ เชคเซเชจเซ value-1 set เชฅเชพเชฎ เชคเซ interrupt disable เชฅเชพเชฎ เชเซ.