1 © cea 2010. tous droits réservés. toute reproduction totale ou partielle sur quelque support...
TRANSCRIPT
1
© CEA 2010. Tous droits réservés. Toute reproduction totale ou partielle sur quelque support que ce soit ou utilisation du contenu de ce document est interdite sans l’autorisation écrite préalable du CEA
All rights reserved. Any reproduction in whole or in part on any medium or use of the information contained herein is prohibited without the prior written consent of CEA
2010
Emerging Memory Technologies for Reconfigurable Routing in FPGA
Architecture Fabien Clermidy
P.E Gaillardon, H. Ben Jamaa, G. Beneventi, L.
PerniolaCEA, LETI, Minatec Campus
Grenoble, France
2010
2Emerging memories for FPGA
© CEA 2010. Tous droits réservés. Toute reproduction totale ou partielle sur quelque support que ce soit ou utilisation du contenu de ce document est interdite sans l’autorisation écrite préalable du CEA
All rights reserved. Any reproduction in whole or in part on any medium or use of the information contained herein is prohibited without the prior written consent of CEA
2010
FPGA Market
• About 90% of market controlled by SRAM-based FPGA– Long set-up time
– Large power consumption
• Non-volatile FPGA opportunities– Instant power up
– Data integrity
– low power modes
Small niche applications : Space, Defense
High PriceLow Capacity
Low PriceOr high Capacity
3Emerging memories for FPGA
© CEA 2010. Tous droits réservés. Toute reproduction totale ou partielle sur quelque support que ce soit ou utilisation du contenu de ce document est interdite sans l’autorisation écrite préalable du CEA
All rights reserved. Any reproduction in whole or in part on any medium or use of the information contained herein is prohibited without the prior written consent of CEA
2010
FPGA architecture: where to play?
Ahmed et al., 2001
Logic element = CLB
Interconnections = Switch boxLin et al., 2007
4Emerging memories for FPGA
© CEA 2010. Tous droits réservés. Toute reproduction totale ou partielle sur quelque support que ce soit ou utilisation du contenu de ce document est interdite sans l’autorisation écrite préalable du CEA
All rights reserved. Any reproduction in whole or in part on any medium or use of the information contained herein is prohibited without the prior written consent of CEA
2010
PCRAM opportunities
Density equivalent to DRAM
5 order of magnitudes more write/erase cycles
Good perspectives of write/erase cycles
5Emerging memories for FPGA
© CEA 2010. Tous droits réservés. Toute reproduction totale ou partielle sur quelque support que ce soit ou utilisation du contenu de ce document est interdite sans l’autorisation écrite préalable du CEA
All rights reserved. Any reproduction in whole or in part on any medium or use of the information contained herein is prohibited without the prior written consent of CEA
2010
Outline
• Context
• Phase Change Memories overview
• FPGA application
• Conclusion
6Emerging memories for FPGA
© CEA 2010. Tous droits réservés. Toute reproduction totale ou partielle sur quelque support que ce soit ou utilisation du contenu de ce document est interdite sans l’autorisation écrite préalable du CEA
All rights reserved. Any reproduction in whole or in part on any medium or use of the information contained herein is prohibited without the prior written consent of CEA
2010
Phase-Change RAM principle
• Material with 2 stable phases– Chalcogenide alloys : GST, GeTe, …– Hysteresis cycle between 2 states
• Transition by Joule heating
Polycrystal Amorphous
High conductivity Low conductivity
ReversibleReversible
Phase Phase ChangeChange
AmorphousAmorphous
tQUENCH < 10 ns
Tmelt
PolycrystalPolycrystal
tQUENCH > 100 ns
TX
7Emerging memories for FPGA
© CEA 2010. Tous droits réservés. Toute reproduction totale ou partielle sur quelque support que ce soit ou utilisation du contenu de ce document est interdite sans l’autorisation écrite préalable du CEA
All rights reserved. Any reproduction in whole or in part on any medium or use of the information contained herein is prohibited without the prior written consent of CEA
2010
The Phase-Change RAM structure
• Electrodes– Heater
Control the current densityImprove Joule heating
– Contact
• Back-End compatibility– PC material deposited at BE
temperatures– Possible integration in BEOL or in
metal layers
Heater
Active region
Crystalline chalcogenide
M0 Gnd
M1TEC
PC
BEC
PCM
10Emerging memories for FPGA
© CEA 2010. Tous droits réservés. Toute reproduction totale ou partielle sur quelque support que ce soit ou utilisation du contenu de ce document est interdite sans l’autorisation écrite préalable du CEA
All rights reserved. Any reproduction in whole or in part on any medium or use of the information contained herein is prohibited without the prior written consent of CEA
2010
The Phase-Change RAM opportunities
Phase-Change Memories
Non-volatility
3D technology
Low Cost
Low “On” resistance
Delay reduction Size reduction
11Emerging memories for FPGA
© CEA 2010. Tous droits réservés. Toute reproduction totale ou partielle sur quelque support que ce soit ou utilisation du contenu de ce document est interdite sans l’autorisation écrite préalable du CEA
All rights reserved. Any reproduction in whole or in part on any medium or use of the information contained herein is prohibited without the prior written consent of CEA
2010
Switch box using PCM
• Resistive memories are replacing pass gates + configuration point
In W
In W
In E
In E
In S In S
In N In NNorth
South
West East
12Emerging memories for FPGA
© CEA 2010. Tous droits réservés. Toute reproduction totale ou partielle sur quelque support que ce soit ou utilisation du contenu de ce document est interdite sans l’autorisation écrite préalable du CEA
All rights reserved. Any reproduction in whole or in part on any medium or use of the information contained herein is prohibited without the prior written consent of CEA
2010
Programming
• Complex programming units needed– But shared with many switch boxes
3 - state
MUX
Programmingunit
In
Iprog
Sel En
Out
Sel
3 - state
Programmingunit
In W In E
In S In S
In N In N
PolycrystalPolycrystaltQUENCH > 100 ns
TX
AmorphousAmorphous
tQUENCH < 10 ns
Tmelt
13Emerging memories for FPGA
© CEA 2010. Tous droits réservés. Toute reproduction totale ou partielle sur quelque support que ce soit ou utilisation du contenu de ce document est interdite sans l’autorisation écrite préalable du CEA
All rights reserved. Any reproduction in whole or in part on any medium or use of the information contained herein is prohibited without the prior written consent of CEA
2010
Comparison with Flash and SRAM
• Switch box with its configuration memory– Write time
• Extracted from ITRS• Depends mainly on heater structure
14Emerging memories for FPGA
© CEA 2010. Tous droits réservés. Toute reproduction totale ou partielle sur quelque support que ce soit ou utilisation du contenu de ce document est interdite sans l’autorisation écrite préalable du CEA
All rights reserved. Any reproduction in whole or in part on any medium or use of the information contained herein is prohibited without the prior written consent of CEA
2010
Replacing other configuration points?
• Can’t be used as a flash point• Proposal: structure of voltage divider
– 2 Resistive Elements between power lines– Configuration selector– Output node drive a gate load
15Emerging memories for FPGA
© CEA 2010. Tous droits réservés. Toute reproduction totale ou partielle sur quelque support que ce soit ou utilisation du contenu de ce document est interdite sans l’autorisation écrite préalable du CEA
All rights reserved. Any reproduction in whole or in part on any medium or use of the information contained herein is prohibited without the prior written consent of CEA
2010
Configuration point: operations
• Read operation is intrinsic• Write operation is active
ReadMem 1 PolycrystalMem 2 Amorphous
Addressing transistor OffPower lines Vdd, Vss
Voltage divider
WritePower lines Connection to
programming unitAddressing transistor On
Mem programming
16Emerging memories for FPGA
© CEA 2010. Tous droits réservés. Toute reproduction totale ou partielle sur quelque support que ce soit ou utilisation du contenu de ce document est interdite sans l’autorisation écrite préalable du CEA
All rights reserved. Any reproduction in whole or in part on any medium or use of the information contained herein is prohibited without the prior written consent of CEA
2010
Comparison with Flash and SRAM
• Area: 30% gain • Flash = large programming MOS transistor• Lithographic pitch for contacts
• Write time• Extracted from ITRS• Depends on heater structure
17Emerging memories for FPGA
© CEA 2010. Tous droits réservés. Toute reproduction totale ou partielle sur quelque support que ce soit ou utilisation du contenu de ce document est interdite sans l’autorisation écrite préalable du CEA
All rights reserved. Any reproduction in whole or in part on any medium or use of the information contained herein is prohibited without the prior written consent of CEA
2010
FPGA architecture: Final view
Ahmed et al., 2001
18Emerging memories for FPGA
© CEA 2010. Tous droits réservés. Toute reproduction totale ou partielle sur quelque support que ce soit ou utilisation du contenu de ce document est interdite sans l’autorisation écrite préalable du CEA
All rights reserved. Any reproduction in whole or in part on any medium or use of the information contained herein is prohibited without the prior written consent of CEA
2010
FPGA architecture: results
• CLB Area reduction 13%• Average Delay reduction 44% - Lower “On” resistance
Toolflow : ABC – T-VPACK - VPR
19Emerging memories for FPGA
© CEA 2010. Tous droits réservés. Toute reproduction totale ou partielle sur quelque support que ce soit ou utilisation du contenu de ce document est interdite sans l’autorisation écrite préalable du CEA
All rights reserved. Any reproduction in whole or in part on any medium or use of the information contained herein is prohibited without the prior written consent of CEA
2010
Conclusion
• Phase-Change RAM is an option to consider for FPGA design
• Both switch boxes and configuration memories
• Non-volatility is another aspect which can induce further improvements
20Emerging memories for FPGA
© CEA 2010. Tous droits réservés. Toute reproduction totale ou partielle sur quelque support que ce soit ou utilisation du contenu de ce document est interdite sans l’autorisation écrite préalable du CEA
All rights reserved. Any reproduction in whole or in part on any medium or use of the information contained herein is prohibited without the prior written consent of CEA
2010
Questions?